금속공정

• 1. 금속 공정1.1 박막형성법

1.2 금속 막의 종류

1.3 요구되는 조건

1.3.1 공정의 용이성

1.3.2 전기적인 조건

1.3.3 신뢰성

• 2. Al 금속2.1 장.단점

2.2 Sputtering

• 3. Al 박막의 성질

3.1 전기적 성질

3.2 Hillock

3.3 Junction Spike

3.4 박막 평가

• 4. Al 박막의 신뢰성

• 5. Cu 금속

• 6. Silicide 기술

• 7. 전극. 다층 배선 기술

1.1 박막형성법

• PVD (Physical vapor deposition)

-진공증착

- Sputtering

- 회전도포

• CVD ( Chemical vapor deposition)

- CVD

- 도금

1.2 금속 막의 종류

• 금속

Al, Cu, Mo, Ti, TiW, Pt, W

* Si wafer에서는 Al이 주로 사용되고 있으나, 금속의 전도성을 높이기 위하여Cu금속의 연구 및 응용이 많이 진행되고 있음

* Ti 및 TiW는 barrier metal로 많이 사용되고 있음

• Silicide

MoSi2, TiSi2, WSi2

1.3 요구되는 조건

• 1.3.1 공정의 용이성

-점착성(adhesion)

Al금속은 실리콘 및 산화막과 점착성이 우수하다.

Mo 및 다른 금속은 산화막과 사이에 접착제층이 필요하다.

-식각이 용이

Al만큼 전도성이 우수하며 식각이 용이한 금속은 찾기 힘들다.

-열에 대한 안정성

-접속성(bondability)

Al금속은 쉽게 다른 금속과 접속되어 Pad후 선접속이 용이하다.

• 1.3.2 전기적인 조건

- 높은 전기전도도Al은 비저항이 금속 중 4번째로 낮다.

- 실리콘과 적당히 반응하여 ohmic접촉이 용이하다.- Contact hole에서 실리콘과의 접촉저항이 낮다.

• 1.3.3 신뢰성

- Electromigration (전기적 이동) 현상이 발생- 열적. 화학적으로 안정되어 접합부분에서 반응이 일어나면 안된다.- 부식이 잘 되지 않아야 한다.- Al은 표면이 30A 정도만 산화되어 보호막이 형성된다.

2. Al 금속

2.1 장.단점*장점

-High conductivity and low contact resistance

-Good adhesion

-Good bondability

*단점

-EM, corrosion, hillock

-Al의 grain boundary에 Si 접촉하여 Junction spike발생

-Si 보다 높은 열팽창계수에 의해 stress필름 형성

-CVD 증착이 어렵다.

• 2.2 Sputtering

- Sputtering : Source 이온(예 Ar+)을 가속하여 target에 충돌 → Sputtered material 들이 target으로 이동하여 증착 됨.

- 오염문제를 막기 위해 sputtering은 진공 환경에서 진행.

- Collimator sputtering : Contact hole 등의 경우는 hole 내부의 균일한 증착을 위해서 collimator(조준기)를 장착한 collimator 장비를 사용.

- 실제 IC 공정에서는 collimator-Ti를 contact hole의 barrier metal로 사용할 경우도 있음

Sputtering의 장점- 증착에 비해 step-coverage가 좋고 합금막의 조성 편차도 적다

- Sputtering공정은 융점 및 융해열과 무관하여 내화성 금속도 공정이 용이

- 막이 성장하는 동안 증착된 필름의 구조와 성질을 변화 시킬 수 있다.

- 장비구조상 기판 부착이 용이하다.

Sputtering의 방식-전원의 종류; DC, RF Sputtering

-전극 구조; Planer, 동축 magnetron Sputtering

-전극의 수; 2, 3, 4극 Sputtering

3. Al 박막의 성질

• 3.1 전기적 성질

-비저항; Al; 2.65 Al-Si(1%); 3.0

-열처리; 500oC, 10 mim

450oC, 30 min

-접촉저항이 낮으나 junction spike가 발생

- 접촉저항은 n 및 p type Si에 대해 각기 크게 다름 (work function 차이)

3.2 Hillock

- Hillock 형성*박막성장 및 열처리 과정에서 발생

*원인 ; 실리콘과 Al 상호간에 stress와 strain에 의해 발생

막형성 온도와 아닐링 온도와의 차이에 의해 strain

온도 상승하면 stress 감소

*형태; edge, flat-top, spike-hillock

- Hillock의 방지

*self-diffusion rate억제; Cd, In

*핵형성 site제공; Si

*hillock의 영향; patterning이 어렵다.

금속선이 short 및 open이 되기 쉽다.

금속선의 신뢰도가 낮다.

-Junction spike을 방지하기 위한 방안 :

1. Al 배선에 소량의 silicon을 첨가하여 saturation 시키는 방법

→ Al의 저항 성분이 증가.

2. Diffusion barrier (Ti,TiN(TiW))를 추가하는 방법 → 공정 step이 증가

• 3.3 Junction Spike

-Junction Spike : Al이 Silicon으로 침투하여 spike을 형성 → 기판과 Al 전극

간에 전기적인 Short 발생

3.4 박막 평가

1. 박막두께; 측정법은 파괴법과 비파괴법으로 구분된다.

파괴법은 막의 일부를 etching에 의해 제거한 단차를

stylus(촉침법)으로 측정하는 방법이다.

2. 면저항; 4-point probe법은 valdez에의해 개발되었다. 탐침봉위에 등간격, 일직선으로 배열된 4개의 탐침을 웨이퍼 면에 접촉시켜 측정한다.

Sheet resistance

wI

Vs 53.4=ρ

3. 박막조성;

- X-선 회절, 전자회절, TEM (transmissiom electron microscopy) 에 의해상당한 정보를 얻을수있다.

- 배선재료로 사용되는 poly-Si 막의 결정성 및 grain size는 device 특성에크게 영향을 준다.

- 그외 분석법으로 AES (Auger electron spectroscopy) 등의 물리 분석법이있다.

4. 박막결함;

- 박막 결함에는 pin-hole, crack등이 있는데, device특성 및 신뢰성에

직접 영향을 준다.

- pin-hole, crack 평가에서는 상태를 현미경 관찰로 검출 불가능 할 경우가

많다. 이때 파괴 시험이 행 해진다.

- 일례로 Al막 형성 후 웨이퍼를 etch액에 침전한다. pin-hole, crack 이 있으면 etch액이 침투해서 Al이 부식되어 현미경 관찰이 가능하다.

- 위 방법은 열처리, mould등 박막 생성 후에 가해질 수 있는 stress에 대한결함 측정에도 이용될 수 있다.

5. 박막stress;

- Stress 측정은 일반적으로 박막 증착 전후의 wafer 휘어지는 양의

변화로 부터 구해진다.

- Wafer가 대구경화, 미세화가 진행될수록 휘어짐에 대한 엄격한

관리가 요구된다.

- Wafer 휘어짐 측정은 laser이용의 flatness tester, 정전용량 이용의 비접촉형 변위계 등의 측정기기가 있다.

- Stress는 young율 , poissonq비, 박막의 두께 등이 관련된다.

4. Al 박막의 신뢰성

• Electromigration (EM) :

- 소자의 크기가 작아짐에 따라서 전류 밀도가 증가하고, 증가한 전류 밀도에

의해 device 내의 금속 배선이 short, open 되는 현상.

- 전자로부터 positive metal ion으로 운동량 전달에 의해 Al grain이이동하는 현상임. 고-전류가 흐르는 IC내의 배선에는 금속 grain들이 축적되는 영역이 있으면서, 동시에 다른 영역에서는 void가 발생함. 이렇게 축적이 되는 영역은 이웃하는 배선과 short가 발생하고, void가 형성되는 영역은 open 됨. EM은 금속배선에 주로 발생하나, contact/VIA 에서도 발생 함.

- 이러한 EM 현상을 방지하기 위해서 설계 design rule 상에 최소

current density rule에 대한 규정이 있음.

• MTTF (Mean time to Failure) :

• MTTF 향상: grain size를 크게

Al에 소량의 Cu (0.5%) 추가. Dielectric을 이용 Al 배선을 encapsulation 함.

)/exp(/1 2 kTEaJMTTF −∝

Ea; activation energy, J;전류밀도

- EM 발생원인

1. Al film에서 grain boundary를 통한 금속입자의 이동

2. Contact, VIA 에서의 Al의 poor step coverage

3. 고 전류밀도 및 High stress

4. Metal corrosion

- 해결방안

1. Al-Cu (0.5 – 3%) film 사용2. Step coverage 향상

3. Al 대신 Cu 또는 W 사용

4. 평탄화 기술개선

질문

1. Step coverage란 무엇인가?

2. Aspect-ratio 란 무엇인가?

(a) conformal (b) Nonconformal

formal (b) Nonconformal

5. Cu 금속

- Al에 비해서 Cu는 낮은 전기전도도, 강한 EM 특성들을 가지고 있으나, IC 공정에서의 etch의 어려움, SiO2 와의 adhesion 불량 등 의 문제로 사용이어려웠음.

- Cu는 반도체 내에서 빠르게 확산하며 불순물로서 작용하기 때문에, 구리 확산 방지를 위하여 VIA hole을 텅스텐으로 채우기도 한다.

- 현재는 Lift-off process, CMP(chemical mechanical polishing) 공정을 이용한 damascene (상감기법) 과 같은 새로운 공정방법의 개발로 Cu를 IC공정에서 사용함.

- Cu film의 증착은 PVD, CVD 및 electrochemical 방법으로 증착 가능

6. Silicide 기술

-Silicon은 금속과 결합하여 화학적으로 안정된 다양한 종류의 refractory metal을 형성함.

-대표적인 예 : TiSi2, CoSi2, WSi2, MoSi2

-Silicide의 대표적 응용 : MOSFET 전극

Silicide와 Salicide

소자가 scaling에 따라 선폭이 미세화 되면서 TiSi2는 저항이 증가하는 특성이있음. 따라서 0.18um 로직 공정에서는 CoSi2를 사용하고 있음.

실리사이드종류

metal 원자부피(Å3) Silicide Si두께/금속두께

Ti 10.6 TiSi2 2.27

W 9.53 WSi2 2.53

Cr 7.23 CrSi2 3.34

Mo 9.41 MoSi2 2.56

Ta 10.9 TaSi2 2.21

7. 전극. 다층 배선 기술

A. 다층배선에서의 기술과제

B. 알루미늄 금속의 2층 배선 process

C. 다층 접속 재료

D. Via filling (비아 채우기)

E. Planarization process

F. Damascene process

7. 전극. 다층 배선 기술

A. 다층배선에서의 기술과제

다층배선기술 즉 금속배선의 다층화는 IC의 고집적화 및 layout의 여유를

위해 필수적이다.

1. Hole의 미세화와 contact저항 감소

2. 층간 절연막 표면의 평탄화 촉진

3. 3. 배선 및 층간막 각층의 접착력 개선

4. 소자의 특성에 대한 영향 최소화

• B. 알루미늄 금속의 2층 배선 process

1. Al chelate 처리

(1) Al chelate Spinner 도포.이는 처리 기판과 PIQ와의접착성을 향상 시키기위한 것이다

(2) bake (350oC, 15min, O2)

2. 층간 PIQ 형성

(1) PIG pre polymer상태의spinner 도포

(2) bake (200oC, 15min, N2)(3) bake (350oC, 15min, N2)

이 공정으로 딱딱한 polyimide 막이 형성된다.

3. PIQ Thru hole 형성

(1) Photo resist patterning(2) PIQ etching (3) bake (350oC, 15min, N2)

Thru hole은 PR에 의한 패턴닝 후HHED 또는 HE37 용액으로etching하여 형성한다.

4. 두번째 Al 금속층 형성

(1) Ar sputtering(2) Al sputtering 증착(3) Al photo etching(4) Contact alloy

(450oC, 30min, N2)

2. Protection PIQ 형성

(1) PIG pre polymer상태의spinner 도포

(2) bake (200oC, 15min, N2)(3) bake (350oC, 15min, N2)

이상은 PIQ Al의 2층 배선의 진행과정이었는데, Al 3층 배선의 경우는 2nd Al 형성 후 2~4의 공정을 추가한다

C. 다층 접속 재료

- Al;

1. Al은 옥사이드 및 실리콘에 접착력이 좋아 도선 재료로 가장 많이 이용된다

2. 그러나 융점이 660oC이며 실리콘과 섞였을 때의 공정온도가 577oC로낮아 유전체 박막의 증착이 낮은 온도에서 행해져야 하는 제한이 있다.

-W;

1. 텅스텐은 비교적 저항율이 낮고 실리콘의 열팽창계수와 비슷한 특성을갖고 있다.

2. 고융점 금속이기 때문에 전자의 이탈 현상이 억제될 수 있고, 고온공정에 적용될 수 있는 장점이 있다.

3. CVD로 만들어지는 텅스텐은 단차 피복성이 좋아 진공증착이나 스퍼터링에 의한 것보다 좋은 특성을 갖고 있다.

4. 증착후 거친 표면과 식각의 난이성 등이 단점이다.

-Cu(CVD);

1. 구리를 사용하면 Al의 여러가지 문제점을 해결할수있어 많은 연구가 진행되고있다.

2. 구리는 저항율이 알루미늄 보다 작고,전자 이탈 방지를 위한 전류 상한선도 높다. RC시정수도 알루미늄 보다 많이 적다.

3. 알루미늄 보다 부식성이 높으며 식각이 어려운 편이다.

4. 실리콘 옥사이드에 잘 접촉되지 않는 단점이 있다.

5. 실리콘 옥사이드에 잘 확산하여 들어가 접합 누설전류를 증가시킨다.

- 유전체(Dielectric material)

다층 접속의 경우, 유전체는 상하층에 배선되어 있는 도선 사이에 절연층으로사용된다. 그림은 다층 도선 사이에 유전체를 나타낸다.

유전체 위치에 따른 명칭

* IMD (intermetal dielectric); 도선 사이에 유전 물질을 통칭함.

* ILD (interlevel dielectric); 다층 배선에서 각 레벨의 유전 물질을 의미한다.

* PMD (Poly-metal dielectric); 폴리실리콘과 첫번째 금속도선 M1

사이의 유전체를 의미한다.

* DM1, DM2; 각각의 금속 도선 사이의 유전 물질을 의미한다.

+++ PMD필름은 IMD필름 보다 높은 온도에서 증착되며 800에서 재흐름(reflow)이 가능해야한다.

D. Via filling (비아 채우기)

다층으로 된 금속 도선사이를 연결하는 방법은 상, 하 도선 사이의유전체 층에 구멍을 뚫고 그곳에 도체를 채우는 것이 일반적이다. 상, 하층 도체 사이에연결 구멍을 Via 라고한다.그림은 테이프형과 수직형의 Via를 보여 주고있다.

• 테이프형에 비하여 수직형 Via는

다음과 같은 장점이 있다.

- 작은 면적이 필요

- 건식 식각 이용시 공정이 쉽다.

- 과다 식각(over etching)의 가능성이 적다.

그러나 단점으로는 PVD 증착의 경우 step-coverage가 좋지 않다.

** Via hole 채우기 위한 물질로는 CVD-W과 CVD-Al이 주로 사용된다.

1) CVD-W을 이용한 Via hole 채우기

CVD를 이용하여 W(텅스텐)이 만들어 지는 화학방정식을 소개하면,

2WF6 + 3SiH4 --- 2W + 3SiF4 + 6H2

3SiF4 (실레인 개스)가 CVD-W 증착에 사용될경우, 반응온도가 300oC

이하에서 선택증착 특성이 매우 좋으며, 수소 경우와 달리 증착율이 크다.

그리고 부산물로 수소개스만 생성되므로 산화막의 손상을 입을 염려가 적다.

그림은 Via hole에 W를 채우는 과정과

평탄화 과정을 보여주고 있다.

2) CVD-Al을 이용한 Via hole 채우기

언급한 CVD-W을 이용한 Via hole 채우기는 방법이 복잡 할 뿐

아니라, 공정가격이 비싸고 비아 저항이 높으며 공정제어가 어려워,

CVD-Al 쪽으로 연구가 진행되고 있다. 그림은 CVD-Al 증착 장치를

보여주고 있다

다음 그림은 CVD-Al을 이용한 Via hole 크기에 따른

저항특성을 보여 주고 있는데, hole 크기가 클수록

저항은 감소한다.

E. Planarization process

- 평탄화(Planarization) 작업은 노광(lithography)공정에서

정밀한 패턴을 얻기에 필요한 과정이고, 증착막의

step-coverage개선을 위해서도 필요하다.

- 평탄화(Planarization) 과정은 크게 화학적.기계적 연마(CMP), reflow, etchback 등의 방법이 있다.

그림은 CMP의 공정 흐름도 이다. CMP 최종점을 쉽게 확인하고, 평탄도를 증가시키기 위해

다결정 실리콘을 웨이퍼 표면에 증착 시킨 후 CMP공정을 수행하여

평탄화 된 유전체를 얻는다. 이 방법은 reflow, etchback 보다

평탄화 정도는 낮지만, 웨이퍼 전체적인 평탄화 작업이 가능하다.

그림은 구리CMP의 공정 흐름도 및 장치의 구조 이다.

그림은 평탄화를 위한 etchback 공정 과정 이다

그림은 SOG와 etch가 결합된 공정 과정을 통하여

유전체가 평탄화 되는 과정을 보여주고 있다.

- SOG는 polyimide와 마찬가지로 도선과 도선 사이의 간격이 좁다 할지라도void(공극) 없이 유전체로 도선 사이를 채울 수 있다.

- 도선과 poly가 가까워 짐으로서 발생되는 갈라진 틈의 발생도 상당히 억제된다.

- SOG 공정의 또 다른 장점은 간단한 공정, 낮은 결함밀도, 높은 생산력,위험한 가스의 불필요성이다.

- SOG 재료는 알코홀 용매에 녹아있는 silicate나 siloxane이 있다.

F. Damascene process

-금속체 표면에 금이나 은으로 된 선으로써 무늬를 새겨 넣는 것을Damascene 이라 한다. 이 기술은 중세 다마스커스의 예술가들이 많이사용하던 방법으로 지역 이름을 따서 Damascene 공법이라 한다.

- 1975년 Youmans에 의해 특허가 등록 되었고, IBM에 의하여 1990년대반도체 공정에 적용되었다.

- 다층 금속선을 형성하는 방법으로 Damascene공정이 많이 이용되는데, 가는 구리선이나 알루미늄 금속선을 유전체 사이에 새겨 넣는다. 종종CMP의 평탄화 과정과 더불어 사용된다.

이중 다마신 공정

단일 다마신 공정에 비해공정과정이 줄어드는 장점이 있는 반면, Via aspect ratio가 커지는 단점이 있다.

질문

1. Planarization process는 노광(lithography)공정에서

정밀한 ( )을 얻기에 필요한 과정이고, 증착막의

( ) 개선을 위해서도 필요하다.

2. Electromigration 이란 소자의 크기가 작아짐에 따라서전류 밀도가 증가하고, 증가한 전류 밀도에 의해device 내의 금속 배선이 ( ) 되는 현상

답안

1. 패턴, step-coverage

2. short, open

질문

3. 금속 배선에서 Al만큼 ( )이 우수하며 ( )이 용이한금속은 찾기 힘들다.

4. Silicide 기술이란 금속과 ( )이 결합하여 화학적으로

안정된 다양한 종류의 refractory metal을 형성함.

답안

3. 전도성, 식각

4. Silicon

금속공정슬라이드 번호 21.1 박막형성법 1.2 금속 막의 종류1.3 요구되는 조건�슬라이드 번호 62. Al 금속�슬라이드 번호 8슬라이드 번호 93. Al 박막의 성질슬라이드 번호 11슬라이드 번호 12슬라이드 번호 13슬라이드 번호 14슬라이드 번호 15슬라이드 번호 16슬라이드 번호 17슬라이드 번호 18슬라이드 번호 19 4. Al 박막의 신뢰성슬라이드 번호 21슬라이드 번호 22슬라이드 번호 23슬라이드 번호 24질문5. Cu 금속�6. Silicide 기술Silicide와 Salicide실리사이드종류7. 전극. 다층 배선 기술7. 전극. 다층 배선 기술슬라이드 번호 32슬라이드 번호 33슬라이드 번호 34슬라이드 번호 35슬라이드 번호 36슬라이드 번호 37슬라이드 번호 38슬라이드 번호 39슬라이드 번호 40슬라이드 번호 41슬라이드 번호 42슬라이드 번호 43슬라이드 번호 44슬라이드 번호 45슬라이드 번호 46슬라이드 번호 47슬라이드 번호 48슬라이드 번호 49슬라이드 번호 50슬라이드 번호 51슬라이드 번호 52슬라이드 번호 53슬라이드 번호 54이중 다마신 공정질문질문