Club saber electronica primer numero

8/19/2019 Club saber electronica primer numero

1/93

EDITORIALQUARK

Nº de Colección 1

Rep Argentina: $15México: $30 M.N.

Otros Países: U$S 6


2/93

N º 1

Director de la Colección Club Saber Electrónica

Ing. Horacio D. Vallejo Jefe de RedacciónPablo M. Dodero

Club Saber Electrónica es una publicación deSaber Internacional SA de CV de México yEditorial Quark SRL de Argentina

Editor Responsable en Argentina y México:Ing. Horacio D. VallejoAdministración Argentina:Teresa C. JaraAdministración México:Patricia Rivero RiveroComercio Exterior Argentina:Hilda JaraComercio Exterior México:Margarita Rivero RiveroDirector Club Saber Electrónica:Luis LeguizamónResponsable de Atención al Lector:Alejandro A. VallejoCoordinador Internacional

José María NievesPublicidadArgentina: 4301-8804 - México: 5839-5277

StaffVictor Ramón Rivero RiveroIsmael Cervantes de AndaOlga VargasNatalia Ferrer

Carla LanzaValeria MarinoDiego PezoaGastón NavarroFernando Ducach

Areas de ApoyoCatalina JaraTeresa DucachDiego BouglietFernando FloresClaudio GorgorettiPaula VidalRaúl Romero

Internet: www.webelectronica.com.arWeb Manager: Luis Leguizamón

Club Saber Electrónica. Fecha de publicación: enero 2005.Publicación mensual editada y publicada por EditorialQuark, Herrera 761 (1295) Capital Federal, Argentina(005411-43018804), en conjunto con Saber Internacional SAde CV, Av. Moctezuma Nº 2, Col. Sta. Agueda, Ecatepec deMorelos, México (005255-58395277), con Certificado de Lici-tud del título (en trámite). Distribución en México: REI SAde CV. Distribución en Argentina: Capital: Carlos Cancella-ro e Hijos SH, Gutenberg 3258 - Cap. 4301-4942 - Interior:Distribuidora Bertrán S.A.C. Av. Vélez Sársfield 1950 - Cap. –Distribución en Uruguay: Rodesol SA Ciudadela 1416 –Montevideo, 901-1184 – La Editorial no se responsabiliza porel contenido de las notas firmadas. Todos los productos omarcas que se mencionan son a los efectos de prestar un ser-vicio al lector, y no entrañan responsabilidad de nuestra par-te. Está prohibida la reproducción total o parcial del materialcontenido en esta revista, así como la industrialización y/ocomercialización de los aparatos o ideas que aparecen en losmencionados textos, bajo pena de sanciones legales, salvo

mediante autorización por escrito de la Editorial.

Revista Club Saber Electrónica, ISSN: 1668-6004

Editor ial - Editor ial - Editor ial - Edi-

TECN ICAS

DIGITALES

En nuestro país, así como en otros países de habla hispana, se comprueba queexiste falta de información técnica didáctica, razón por la cual suele ser tarea de

las revistas técnicas promover la divulgación de esta "maravillosa" ciencia que es

la electrónica.

Estas publicaciones técnicas, mensuales en su mayoría, no abordan un tema

con suficiente profundidad, muchas veces necesaria para una pequeña parte de

sus lectores habituales pero, incluso así, ellas, desde mi punto de vista, son el único

recurso disponible para los técnicos de nivel medio para aumentar su caudal de

conocimientos tanto teóricos como prácticos.

Alguien podrá argumentar que existen docenas de libros y revistas de proce-

dencia extranjera, para satisfacer las necesidades de nuestros técnicos. Pero,¿cuántos pueden leer fluidamente inglés, alemán u otras lenguas para entender

ciertas publicaciones extranjeras? Y ¿cuántos tienen el poder adquisitivo para com-

prar tales publicaciones? Ni hablar de los libros extranjeros, que representan una

inversión que no está al alcance de todos. Además, está claro que la forma de im-

partir conocimientos no es siempre la más afín a nosotros.

Por los motivos expuestos y por todos los argumentos esgrimidos en mis obras

anteriores, decidí ofrecerles este modesto trabajo, muy simple, sobre un tema toda-

vía más simple, pero que según espero llenará algunas lagunas de los aficionados

a la electrónica, en particular respecto de la llamada electrónica digital.

Esta obra está destinada a todos los "amantes de la electrónica digital" y a

quienes trabajan con computadoras digitales, sistemas de transmisión en PCM

(Pulse Code Modulation: modulación por impulsos codificados), teleseñalización

y/ o telesupervisión digital, servomecanismos, sistemas de telemedición numérica,

etc, y que desean comprender el funcionamiento básico de tales sistemas.

Como es usual, aprovecho este espacio para dedicar este texto y agradecer a

quienes han marcado una "hermosa" huella en mi vida.

Ing. Horacio D. VallejoObra Completa Club Saber Electrónica

ISBN Nº: 987-1116-42-X


3/93

COMPUERTAS LOGICAS Y SUS APLICACIONES.................................................................3 Introducción....................................................................................................................................3

Circuitos lógicos básicos........................................................................................................4

Circuito lógico “Y”.........................................................................................................................5

Circuito lógico “O”........................................................................................................................6

Circuito lógico “NO”.....................................................................................................................8

Circuito lógico “NO Y”..................................................................................................................9

Circuito lógico “NO O”...............................................................................................................10

Circuito lógico “O EXCLUSIVO”...............................................................................................11

Correspondencia entre operadores lógicos...............................................................14

Obtención de un circuito “Y” (o AND)................................................................................15

CLASIFICACION DE LOS CIRCUITOS INTEGRADOS DIGITALES..................................17 Introducción ............. ............. ............. ............. ............. ............. ............ ............. ................... ........17

Construcción de circuitos digitales................................................................................19

Familias lógicas..........................................................................................................................20

Familia RTL.....................................................................................................................................20

Familia DTL......................................................................................................................................21

Familia TTL......................................................................................................................................21

TTL con salida a colector abierto......................................................................................22

TTL de tres estados.......... ............. ............. ............. ............ ............. ............. ............. ................23

Compuerta AND TTL....................................................................................................................24

TTL de baja potencia.................................................................................................................24

TTL de alta velocidad................................................................................................................25TTL Schottky..................................................................................................................................25

TTL Schottky de baja potencia............................................................................................25

Familia HTL.....................................................................................................................................25

Familia ECL.....................................................................................................................................25

Familia CMOS................................................................................................................................26

Simbología y parámetros usuales para

identificar a los circuitos integrados digitales.........................................................27

Interpretación de los parámetros....................................................................................28

Encapsulados utilizados en los circuitos int. digitales........................................28

Nomenclatura utilizada por los fabricantes...............................................................30

Código de Texas Instruments..............................................................................................30

Código de National Semiconductor.................................................................................30

Código de Motorola...................................................................................................................30

Algunos componentes CMOS ............ ............. ............. ............. ............ ............. ............. ......31

Ventajas de los circuitos integrados digitales.. ............. ............. ............. ............. ....31

CIRCUITOS INTEGRADOS DE FUNCIONES ESPECIALES...............................................33 Introducción.................................................................................................................................33

Codificadores...............................................................................................................................34

Decodificadores.........................................................................................................................35

Multiplexores...............................................................................................................................36

Demultiplexores.........................................................................................................................38

Otros circuitos combinacionales.....................................................................................39Conversor de código 0 ROM...................................................................................................41

Comparadores..............................................................................................................................41Circuito sumador.......................................................................................................................44

Comparador de Bit de paridad............................................................................................46

Obtención de otras funciones lógicas............................................................................47

ELEMENTOS DE MEMORIA.......................................................................................................49 Introducción.................................................................................................................................49

Flip-flops.........................................................................................................................................49

Flip-flops R-S.................................................................................................................................50

Flip-flops J-K..................................................................................................................................53

Flip-flops T......................................................................................................................................54

Flip-flops R-S sincronizado por nivel...............................................................................56Flip-flops master slave (Maestro-esclavo)..................................................................58

Flip-flops sincronizados por flancos...............................................................................60

Registros ............. ............. ............. ............. ............. ............ ............. ............. ............. ................... .62

Registros de desplazamiento.............................................................................................62

DISEÑO DE CIRCUITOS SECUENCIALES.............................................................................67 Introducción..................................................................................................................................67

Contadores asíncronos...........................................................................................................67

Contadores síncronos............................................................................................................69

Contadores síncronos con acarreo..................................................................................71

Contador síncrono ascendente-descendente............................................................71

Diseño de circuitos secuenciales - Mapa de Kanaught........................................73Obtención de la ecuación característica de un Flip-flop R-S.............................73

Función característica del Flip-flop J-K..........................................................................74

Función característica del Flip-flop T..............................................................................74

Diseño de un contador BCD natural..................................................................................75

Contadores en anillo................................................................................................................78

MONTAJES CON CIRCUITOS INTEGRADOS DIGITALES.................................................81 Temporizador de período prolongado.............................................................................81

Otro temporizador......................................................................................................................85

Instrumento musical de 3 octavas...................................................................................87

Divisor para aplicaciones lógicas....................................................................................87

Generador de escalón..............................................................................................................87

Generador de ciclo activo variable..................................................................................87

Duplicador de tensión.............................................................................................................88

Multiplicador de tensión.......................................................................................................88

Alarma fotosensora ............ ............. ............. ............. ............. ............. ............ ............. ............88

Generador CMOS de 50Hz / 60Hz.......................................................................................88Oscilador monoestable CMOS............................................................................................89

Otro monoestable CMOS........................................................................................................89

Biestable CMOS...........................................................................................................................89

Biestable CMOS...........................................................................................................................89

Termómetro digital...................................................................................................................89

Generador de función..............................................................................................................92Filtro pasa banda........................................................................................................................92

2 C LUB S ABER E LECTRONICA

INDICE DE LA OBRA COMPLETA


4/93

C LUB S ABER E LECT RÓNI CA 3

Introducción

Podemos decir que la "electrónica" es la cien-

cia que estudia la conducción eléctrica tanto en el

vacío, en los gases o en los semiconductores, uti-

lizando dispositivos basados en estos fenómenos,

como por ejemplo los bulbos de vacío (actualmen-

te en desuso, salvo raras excepciones), transisto-

res, diodos, etc.

No es necesario decir dónde los componentes

electrónicos toman parte en nuestra vida: basta

mirar alrededor y veremos decenas de aplicacio-

nes de la electrónica.

La electrónica digital, al contrario de la lineal

o analógica, no manipula señales, ya sea de co-

rriente o de tensión continua; utiliza en cambio se-

ñales discretas, o sea, señales eléctricas que ape-

nas poseen dos condiciones o estados posibles.

Las señales que caracterizan la voz humana,

por ejemplo, varían en amplitud y frecuencia, con

el tiempo. Esto quiere decir lo siguiente: en un

momento dado la señal presenta una cierta ampli-

tud y determinada frecuencia. Un instante después

puede ocurrir la variación de esta amplitud en for-

ma continua hasta alcanzar, digamos, un cierto ni-

vel, después de lo cual volverá a variar en sentido

contrario, de forma también continua, a medida

que transcurre el tiempo. La amplitud de esta se-

ñal (señal analógica) podrá asumir cualquier valor

entre dos establecidos con anterioridad, tal como

se grafica en la figura 1.

En las señales digitales, al contrario de las ana-

lógicas, la amplitud varía abruptamente de un va-

lor límite a otro también límite, no existiendo es-

tados o fases intermedias entre estos dos límites.

La figura 2 representa varias señales digitales

en forma de

tensión. No-

te cómo la

tensión va-

ría repenti-

namente en-

tre los dos

estados: es-

tado alto y

estado bajo.

El estado al-

to puede ser

caracteriza-

do como la

t e n s i ó n

"más positi-

va" de la se-

ñal y el es-

tado bajo

por la ten-

sión "más negativa" de esa señal. Puede ser a la in-

versa, es decir: estado alto = tensión más negativa,

y estado bajo = tensión más positiva; en este últi-

mo caso decimos que la lógica usada es la negati-

va (lógica negativa) y, evidentemente, en el primer

caso decimos que la lógica es positiva, o sea, al

mayor valor, el estado alto, y al menor, el estado

bajo (lo que está perfectamente de acuerdo con

nuestros principios).

También es usual representar cada uno de los

dos estados de una señal digital por dos símbolos

matemáticos: el "0" (cero) y el "1" (uno o unidad),

y ahí, nuevamente, podremos aplicar una de las

dos lógicas, o sea:

Lógica positiva:"1" - corresponde al mayor valor de tensión de

la señal digital

"0" - corresponde al menor valor de tensión de

la señal digital

Lógica negativa:"1" - corresponde al menor valor de tensión de

la señal digital

"0" - corresponde al mayor valor de tensión de

la señal digital

C OMPUERTAS LÓGICASY SUS A PLICACIONES

Figura 1

Figura 2


5/93

T ÉC N I C A S D I G I T A L E S

4 C LUB S ABER E LECT RÓN ICA

En la figura 3 se expone mejor lo que acaba-

mos de afirmar sobre lógica positiva y negativa.

También se acostumbra identificar los dos es-

tados lógicos por las iniciales de las palabras Ba-

jo (B) y Alto (A), pero debido a la penetración de

obras de procedencia inglesa o norteamericana ennuestro país, se usa la convención de las letras L y

H, respectivas iniciales de "low" (léase: " lou", ba-

jo) y de "high" (léase "jaig", alto).

Las señales digitales pueden obtenerse a partir

de elementos eléctricos o electrónicos propiamen-

te dichos. De hecho, una lámpara incandescente,

por ejemplo, posee sólo dos estados bien definidos

de funcionamiento: apagada o encendida. A cada

una de estas dos condiciones se puede asociar un

estado lógico que tanto podrá ser el 0 (cero) o el 1

(uno), o sea:

lámpara encendida - 0 (o 1)

lámpara apagada - 1 (o 0)

Se consiguen resultados semejantes si sustitui-

mos la lámpara incandescente por el contacto de

un relé o incluso por un interruptor de tipo conec-

ta-desconecta de tipo convencional. El pasaje o no

pasaje de corriente por un cable, también caracte-

riza los dos estados lógicos de la electrónica digi-

tal. Ciertamente, el lector hallará una gran canti-

dad de dispositivos de dos estados, capaces de ca-

racterizar cualquier señal digital.

Es obvio que, en la actualidad, nadie usará una

lámpara o un relé salvo rarísimas excepciones, pa-

ra caracterizar cada uno de los dos estados bina-

rios. Para eso se usan los circuitos a base de com-

ponentes electrónicos capaces de cumplir funcio-

nes lógicas, en que los símbolos 0 y 1 se traducen

por dos niveles, perfectamente definidos, de una

tensión eléctrica (circuitos lógicos). Originalmen-

te esos circuitos eran realizados con componentes

discretos, hasta el advenimiento de los denomina-

dos circuitos integrados a comienzo de los años

'60, que como sabemos es un microcircuito cuyos

elementos se encuentran asociados, de manera in-

separable, sobre un pequeñísimo material semi-

conductor, normalmente de silicio, de superficie

del orden de 10 mm2. Estos microcircuitos son fi-

nalmente encapsulados en un material aislante cu-

ya finalidad es propiciar la debida resistencia me-

cánica. Además de este encapsulado, los CI po-

seen varios "pines" ("patitas") metálicos que posi-

bilitan la conexión entre algunos puntos del mi-

crocircuito con componentes, o incluso otros cir-

cuitos (integrados o discretos), externos al CI pro-

piamente dicho; además, estas "patitas" también

tienen por objetivo la soldadura o fijación del CI a

una placa de montaje. Gracias a los circuitos inte-

grados fue posible, no sólo obtener un único cir-

cuito digital en una única pastilla, sino varios de

estos circuitos lógicos, lo que disminuye conside-

rablemente el costo de un proyecto y, en conse-

cuencia, el costo del dispositivo en el que toman

parte. Tal implementación (integración) no se li-

mita sólo a circuitos digitales; la misma también

se aplica a circuitos lineales.

En este último caso, el CI recibe la designación

específica de circuito integrado lineal y, en el otro,

recibe el nombre de circuito integrado no lineal o

circuito integrado lógico, o también circuito inte-

grado digital.

La mayoría de los circuitos integrados, princi-

palmente los digitales, tienen exteriormente el as-

pecto indicado en la figura 4.

Circuitos Lógicos Básicos

Los circuitos lógi-

cos básicos o elemen-

tales constituyen el

fundamento de las

aplicaciones de la

Figura 3

Figura 4


6/93

C O M P U E R T A S L ÓG I C A S Y S U S A P L I C A C I O N E S


electrónica digital. El debido agrupamiento de es-

tos circuitos básicos permite la realización de ope-

raciones más complejas de la electrónica digital;

es necesario, por lo tanto, una atención muy espe-

cial al estudio que sigue a fin de poder, en un fu-

turo no lejano, entender y, quizás, elaborar circui-

tos lógicos altamente complejos.

Para que el lector tenga una idea de cuán im-

portantes son estos circuitos lógicos, basta que ha-

ga una analogía con las cuatro operaciones funda-

mentales (+, -, x, y %) de las matemáticas: a par-

tir de ellas se creó una enorme ciencia que poca

gente conoce en su totalidad. ¡Lo mismo ocurre

con la electrónica digital!

Para describir con cierta claridad el comporta-

miento de cada uno de los circuitos lógicos apela-

mos a nuestro elemento conocido: el "relé", con

sus contactos, y nuestra no menos conocida lám-

para incandescente.

Circuito Lógico "Y"

Consideramos el circuito eléctrico de la figura

5 en el cual la bobina del relé RL1, cuando está

debidamente alimentada por la tensión de la fuen-

te de alimentación B1 de Vcc volt, cierra su con-

tacto A y la tensión Vcc será aplicada al interrup-

tor B del segundo relé cuyo comportamiento es si-

milar al anterior, si bien le toca a éste realizar el

último enlace para que se encienda la lámpara

LPD1.

En la forma en que se encuentra el circuito, la

lámpara no enciende, pues no recibe alimentación

por los contactos de los relés cuyos solenoides, co-

mo podemos ver, están en potencial nulo, así como

la extremidad libre de LPD1. Ahora, como los po-

tenciales de entrada son nulos (Va=Vb=0 volt) y

porque el de salida también lo está, podemos esta-

blecer, de acuerdo con lo visto anteriormente, que:

Cuando a toma el valor L y b toma el valor L,

entonces, la lámpara s está apagada, porque toma

el valor L

Lo cual se puede escribir:

a → 0

= s → 0 - lámpara apagada

b → 0

Donde a y b representan las dos entradas del

circuito de la figura 5 y s, su salida.

Supongamos ahora que aplicamos la tensión

de la batería (Vcc) solamente a la entrada b.

En ese caso, el solenoide del relé RL2 será ac-

tivado y su contacto B conmutará pero la lámpara

LPD1 no encenderá, pues el contacto Ade RL1 no

permitirá la aplicación de la tensión Vcc, tal como

se muestra en la figura 6. Así, podemos elaborar el

siguiente razonamiento lógico, de acuerdo a lo ex-

presado anteriormente:

a → L (0)

= s → L (0) - lámpara apagada

b → H (1)

Lo expuesto resume las condiciones lógicas de

la nueva "posición" del circuito.

Llevando solamente la entrada (a) al estado ló-

gico alto (H) será el turno del relé RL para operar,

el cual cerrará su contacto como ilustra la figura 7.

Así como en el caso anterior, LPD1 no encenderá

Figura 5

Figura 6

Figura 7


7/93



(estado lógico bajo - 0) porque el contacto B de

RL2 impide que la lámpara se encienda. Así se-

guimos teniendo el siguiente cuadro descriptivo:

a → H (1)

= s→

L (0) - lámpara apagadab → L (0)

La lámpara LPD1 sólo se encenderá cuando los

contactos A y B de los relés estén cerrados, lo que

ocurre únicamente si se aplica, simultáneamente, la

tensión Vcc (estado alto - H) en ambas entradas, a

y b, tal como se ve en la figura 8. Será:

a → H (1)

= s → H (1) - lámpara encendida

b → H (1)

En síntesis, la lámpara LPD1 del circuito "Y"

de la figura 5 sólo tomará el nivel alto cuando se

aplica a ambas entradas un nivel de tensión alto en

relación a tierra, o sea, cuando el contacto A y el

contacto B estuvieran operados. Esa característica

fundamental hace que el circuito descripto sea de-

signado circuito lógico "Y", u operador lógico

"Y", o simplemente operador "Y". En inglés se lo

designa "logic AND gate", de donde proviene la

expresión compuerta lógica "Y" o compuerta ló-

gica AND, como también se le conoce. Un cir-cuito lógico Y puede ser realizado de varias for-

mas diferentes, teniendo particular importancia

la implementación con componentes electrónicos

de concepción reciente (semiconductores). Es así

que para definir un circuito lógico Y no hace fal-

ta considerar el circuito propiamente dicho; bas-

ta representar el circuito por un símbolo apropia-

do que no acarree ambigüedades. Está claro que

esta especie de "caja negra" debe presentar, para

el circuito analizado, dos entradas, a y b, y una

salida única, s.Los símbolos más usuales de estas

compuertas son los que aparecen en la figura 9,

para un operador AND de dos entradas y una úni-

ca salida. Representando la condición de ausenciade tensión por "0" (cero) y la condición de exis-

tencia de tensión (Vcc) por "1" (uno) y atendien-

do a la característica fundamental del circuito ló-

gico Y, podemos decir que el circuito queda com-

pletamente definido por la siguiente Tabla de Ver-

dad (se llama así a la tabla que define el funciona-

miento de un componente):

ENTRADA SALIDA

a b s0 0 0

0 1 0

1 0 0

1 1 1

En esta tabla, llamada tabla de verdades del

circuito lógico Y, están definidas todas las combi-

naciones posibles para las dos entradas, propor-

cionando 22 = 4 combinaciones posibles; para un

operador Y de 3 entradas tendríamos 23 = 8 com-binaciones posibles. En terminos de tensión, la ta-

bla de arriba toma el siguiente aspecto en que: L -

0 y H - 1:

ENTRADA SALIDA

a b s

L L L

L H L

H L L

H H H

Verificamos que la salida sólo asume el nivel

alto cuando ambas entradas se encuentran en ese

estado lógico, o sea, alto.

Circuito Lógico "O"

Consideremos ahora el circuito de la figura 10,

en el cual los contactos A y B de los relés RL1 y

RL2 están conectados en paralelo. Compare este

circuito con el circuito de la figura 5 y vea que, en

Figura 8

Figura 9


8/93



este último, los contactos se encontraban en serie.

Dejando las entradas a y b según aparecen en

la figura 10, o sea, abiertas, la lámpara LPD 1 no

enciende pues no recibe alimentación a través de

los contactos de cada uno de los relés cuyos sole-

noides están sin alimentación.

La relación matemática que explica lo expues-to es la siguiente:

a → L (0)

→ s → L (0) - lámpara apagada

b → L (1)

Donde a y b indican las dos entradas del cir-

cuito de la figura 10 y s su salida.

Ahora, supongamos que sólo se aplica la ten-

sión de la batería en la entrada b. Como ambos ex-

tremos del solenoide de RL2 están sometidos auna tensión elevada, implica la conmutación del

contacto B asociado a ese relé; con lo cual la lám-

para LPD1 se encenderá (estado lógico alto en la

salida del circuito). Matemáticamente:

a → L (0)

→ s → H (1) - lámpara encendida

b → H (1)

La lámpara LPD1 también se encenderá cuan-

do el solenoide del relé RL1 esté debidamente ali-mentado con la tensión, Vcc, de la batería, tal co-

mo se muestra en la figura 11.

Será entonces:

a → H (1)


b → L (0)

Cuando ambas entradas del circuito lógico "O"

son llevadas, simultáneamente, al nivel alto, o sea

a Vcc volt, es obvio que la salida del circuito asu-

mirá el estado lógico alto (H) y, evidentemente, la

lámpara se encenderá como en los dos últimos ca-

sos (figura 12).

Según lo visto en este circuito lógico, la tabla

de verdad será la siguiente:

ENTRADA SALIDA

a b s

0 0 0

0 1 1

1 0 1

1 1 1

En términos de tensión, la tabla se traduce co-

mo:

ENTRADA SALIDA

a b s

L L L

L H H

H L H

H H H

Donde: L = O y H = 1

Del análisis de las tablas de verdad de los ope-

radores lógicos vistos podemos llegar a la siguien-

te conclusión:

- el operador Y puede ser asociado a la opera-

ción "multiplicación", y el operador lógico O a

"suma".

- el comportamiento de estos dos circuitos ló-

Figura 10

Figura 11

Figura 12


9/93



gicos es "dual": el circuito Y sólo proporciona 1

(o H) en su salida únicamente cuando se aplica a

ambas entradas el estado lógico 1 (H); la salida

del operador lógico O (o L) sólo asume el estado

lógico O (o L) cuando, simultáneamente, todas

sus entradas son llevadas al estado lógico O (L).

La figura 13 presenta los símbolos comúnmen-

te usados para la representación gráfica del opera-

dor O.

En la figura 14 se

representa una com-

puerta "O" de tres en-

tradas cuya tabla de

verdad es la siguiente:

ENTRADA SALIDA

a b c s

L L L L

H L L H

L H L H

H H L H

L L H H

H L H H

L H H H

H H H H

Tal como sucede en el circuito lógico Y, el cir-

cuito lógico O también puede ser implementado

de muchas maneras diferentes de la considerada

en la figura 10, también teniendo aquí particular

importancia la implementación con diodos y tran-

sistores, usada en los circuitos integrados.

El circuito lógico O también suele ser designa-

do "circuito lógico O inclusive", o simplemente

"O inclusive". Esto porque como veremos más

adelante, existe otro tipo de O, el "exclusivo".También es de uso corriente el término inglés

"OR" para designar el circuito O.

Circuito lógico "NO"

En el circuito de la figura 15, el interruptor A

es comandado por el solenoide del relé RL1 el

cual posee una terminal, que representa la única

entrada de este circuito (entrada a), la cual se en-

cuentra abierta (sin conexión) o con potencial nu-

lo. Está claro que en estas condiciones la lámparaLPD1 encenderá (nivel de salida alto) ya que se

está usando el contacto de reposo.

En caso de que el interruptor A conmute de la

posición indicada en la figura 15 para la posición

inferior, la lámpara indicadora LPD1 se apagará,

lo que ocurre cuando a la terminal a del solenoi-

de del relé se aplica la tensión de la batería ("1" ló-

gico), o sea, el estado lógico alto (1 o H), lo que se

puede apreciar en la figura 16.

En síntesis, estando la entrada en nivel bajo (0

volt - estado "0" o L) la salida asume el estado al-

to (Vcc volt - estado "1" o H). Cuando se aplica el

nivel alto (Vcc volt - estado "1" o H), la salida to-

ma el estado lógico "0" o L. El circuito invierte o

complementa el estado lógico aplicado a su entra-

da. La tabla de verdad de este operador lógico es:

ENTRADA SALIDA

a s

1 0

0 1

o también:

Figura 13

Figura 14

Figura 15

Figura 16


10/93



ENTRADA SALIDA

a s

L H

H L

El circuito lógico "NO" o circuito de negación,

o bien, inversor, también es conocido por "logic

NOT gate" en lengua inglesa (abreviadamente

"NOT").

Los símbolos que se acostumbra emplear para

representar el circuito lógico de negación pueden

apreciarse en la figura 17.

En los casos en que una negación se encuentra

en una entrada o está en una salida de un circuito

lógico, se utiliza el círculo pequeño para represen-

tar tal negación, lo que se representa como lo mos-

trado en la figura 18.

Circuito Lógico "NO Y"

Hasta el momento, hemos analizado los opera-

dores lógicos básicos, luego, a partir de ellos, por

medio de combinaciones o agrupaciones apropia-

das, se pueden obtener todos los demás circuitos

lógicos por complejos que puedan ser.

Las combinaciones más simples de estos tres

circuitos básicos conducen a tres circuitos más de

amplia aplicación práctica, por este motivo se los

estudia independientemente, como simples "com-

puertas" lógicas.

En este párrafo analizaremos uno de ellos, el

circuito "NO Y" que no es más que la asociación

de un circuito "Y" con un circuito "NO", es decir,

el circuito "NO Y" es más el complemento o ne-

gación del circuito Y. La figura 19 muestra un cir-

cuito "NO Y" de dos entradas y una sola salida, a

la cual está aplicada una lámpara.

Los dos primeros relés se encuentran desacti-

vados (nivel de entradas bajo), por lo cual sus res-

pectivos contactos no proporcionan el camino de

corriente para que el tercer relé (RL 3) opere; el

cual, en estas condiciones, proporciona la alimen-

tación a la carga (LPD 1), lo que se interpreta co-

mo un estado "alto" en la salida del circuito. Por lo

tanto, podemos establecer lo siguiente:

a → L (O)


b → L (O)

Cuando se activa un relé cualquiera, como

consecuencia de aplicar un "1" lógico en la entra-

da correspondiente, aun así el tercer relé permane-

cerá inactivo y la lámpara encendida. Matemática-

mente:

a (o b) → L (O)

→ s Æ H (1) - lámpara encendida

b (o a) → H (1)

Cuando se aplica un "1" lógico en ambas entra-

das a y b del circuito en forma simultánea, tal co-

mo se representa en la figura 19, los relés RL1 y

RL2 son debidamente alimentados y, a través de la

conmutación de los respectivos contactos A y B,

proporcionan una alimentación al relé RL3, con lo

cual conmuta y la salida pasa a "0", es decir, la

lámpara se apagará como consecuencia de no ha-

ber tensión entre sus bornes.

Lo dicho se puede representar de la siguiente

manera:

Figura 17

Figura 18

Figura 19


11/93



a → H (1)

→ s Æ L (O) - lámpara apagada

b → H (1)

La tabla de verdad correspondiente es:

ENTRADA SALIDA

a b s

0 0 1

0 1 1

1 0 1

1 1 0


mo:

ENTRADA SALIDAa b s

L L H

L H H

H L H

H H L

donde:

L = O y H = 1

Comparando los resultados arrojados en las

Tablas de verdad de los circuitos lógicos "Y" y

"NO Y", concluimos que los estados lógicos de

ésta son complementarios. Esto equivale a dispo-

ner de un operador NO en serie con la salida de un

circuito lógico Y, como muestra la figura 20, don-

de las entradas son designadas a y b y su salida s.

Resumiendo, la característica fundamental del

circuito Y consiste en presentar una salida igual a

1 cuando, "y sólo cuando", todas las son "1". Algo

semejante ocurre aquí: la salida del circuito "NO

Y" será igual a 0 cuando, "y sólo cuando", ambas

entradas sean iguales a "1".

El símbolo

del circuito "NO

Y" se representa

en la figura 21.

La figura 22 presenta algunas gráficas bastante di-

fundidas, principalmente en Europa, para el cir-

cuito lógico "NO Y".

Un ejemplo típico para la representación de la

compuerta NO Y es el circuito de la figura 23 que

también usa relés, el cual se asemeja al circuito de

la figura 10, sólo que en este caso la alimentación

para la salida fue tomada en los contactos de repo-

so de ambos relés. Tenga en cuenta que estos son

ejemplos prácticos a los fines de facilitar el estu-

dio, dado que en la práctica se emplean semicon-

ductores para obtener compuertas pequeñas, com-pactas y de bajo costo. Por comodidad, el operador

NO Y, también se conoce por las letras iniciales o

sea: circuito lógico NY, también se lo conoce por

el nombre "NAND" originado en la expresión "ló-

gica NAND gate", o sea puerta lógica NO Y.

El término "puerta" o "compuerta", para desig-

nar un operador lógico, es de uso corriente y am-

pliamente divulgado en nuestro país. Resulta de la

traducción de la palabra "gate".

Circuito Lógico "NO O"

El circuito "NO O" es otro operador que abre-

viadamente suele expresarse "NOR", por las pala-

bras inglesas equivalentes "not or".

Un circuito "NO O" es el resultado de la com-

binación de un circuito O con un circuito inversor,

en que la entrada de éste está conectada a la sali-

da del primero, como se ha representado en la fi-

gura 24 en donde vemos una compuerta NOR de

dos entradas, designadas por a y b y una salida in-

dicada por s.

Figura 20

Figura 21

Figura 22

Figura 23


12/93


C LUB S ABER E LECT RÓN ICA 11

La figura 25 muestra un circuito correspondien-

te a un operador NOR de dos entradas. En las con-

diciones en que se presentan los contactos A y B de

los relés de la figura 25, la lámpara LPD1 encien-

de. Notar que ambos relés RL1 y RL2 se encuen-

tran desactivados o, lo que es lo mismo, ambas en-

tradas están en nivel bajo. Matemáticamente:

a y b → L(O) → s → H(1) -" lámpara encendida"

Al aplicar un "1" lógico a la entrada a, o a la

entrada b, o bien, a ambas entradas simultánea-

mente, se accionará el relé RL 1 o el RL2, o bien,

ambos relés. La operación de uno o ambos relés,

interrumpirá la alimentación de la carga (LPD1) yla lámpara por lo tanto, se apagará, caracterizando

el estado bajo de acuerdo con nuestra convención.

La tabla de verdad correspondiente es la si-

guiente:

ENTRADA SALIDA

a b s

0 0 1

0 1 0

1 0 0

1 1 0

En términos de tensión, la tabla se tra-

duce como:

ENTRADA SALIDA

a b s

L L H

L H L

H L L

H H L

donde:

L = O y H = 1

Un circuito NOR tiene como propiedad carac-

terística el hecho de presentar la salida s = 1 cuan-

do, "y sólo cuando", todas sus entradas se encuen-

tran en "0". En los circuitos con más de dos entra-

das, la propiedad característica, que define el cir-

cuito, también se mantiene. Los símbolos más

usuales para representar un circuito NOR de dos

entradas están representados en la figura 26.

Circuito Lógico "O EXCLUSIVO"

Ya hemos dicho que conviene diferenciar el

operador O (inclusive) visto en la edición anterior

del "O EXCLUSIVO". Para esto, consideremos la

siguiente afirmación: "Mañana iré de compras o al

cine"; con tal afirmación nada me impide ir única-

mente de compras o ir sólo al cine, ¡o bien, ir a los

dos! De hecho: ¡yo no dije que solamente iría a

uno de estos locales de recreación! Tenemos aquí

el denominado "O INCLUSIVO" (ya estudiado) el

cual, como vimos, también incluye las dos hipóte-

sis de la afirmación nombrada: ir de compras y

también ir al cine. Modifiquemos ligeramente la

frase: "Mañana iré solamente de compras o sola-

mente iré al cine". Note que se elimina la hipóte-

sis de que ocurran los dos hechos. Para el estudio

de nuestro operador, consideremos el circuito de

la figura 27, el que se compone de tres "subcircui-

tos" ya estudiados, a saber:

Figura 24

Figura 25

Figura 26

Figura 27


13/93



- un circuito "0" (para los relés RL1 y RL2)

- un circuito "NAND" (para los relés RL3 y

RL4) y

- un circuito "Y" (para los relés RL5 y RL6)

Para facilitar el análisis del circuito considera-mos cada una de las cuatro combinaciones posi-

bles con sus dos entradas a y b.

1) a→ O (L) y b → O (L)

Como las entradas “a” y “b” están en nivel ba-

jo (0 volt o tierra) los relés RL1 a RL4 mantienen

sus respectivos contactos A, B, C y D en la posi-

ción indicada en la figura 27. Como consecuen-

cia, RL5 opera gracias a la presencia del nivel al-

to aplicado a él vía los contactos C y D; la ope-

ración de RL5 cierra el contacto E, pero la ten-sión de la batería es incapaz de alcanzar la lám-

para porque RL6 se encuentra desactivado y su

contacto F abierto. Por lo tanto, la lámpara

LPD1 permanece apagada.

Tenemos entonces: a y b en O (L) → s en O (L)

- lámpara apagada.

2) a→ O (L) y b → 1 (H)

Con la entrada b en nivel alto, tanto RL2 como

RL4 operan, pero la conmutación de este último

no impide la desactivación de RL5 debido a la

presencia del contacto C de RL3 que está inactivo.

La conmutación de RL2 envía una tensión al bo-

binado de RL6 el cual cierra su contacto F que,

con el contacto E, alimentará LPD1, encendiéndo-

la. La figura 28 muestra el nuevo estado de los

contactos Aa F. De todo esto, matemáticamente se

deduce:

a en 0 (L)

→ s en 1 (H) - lámpara encendida

b en 1 (H)

3) a→ 1 (H) y b → O (L)

Cuando la entrada “a” está en nivel alto, el re-

lé RL1 debe operar y, a través de su contacto A,

proporciona la debida alimentación al solenoide

de RL6 el cual cierra su contacto F, encendiendo

la lámpara ya que la conmutación de RL3, por elnivel alto presente en la entrada “a”, no afecta en

nada el comportamiento de RL5, el cual se man-

tiene activado gracias a la presencia del contacto

D de RL4 (la entrada “b” permanece en estado ba-

jo para el análisis que acabamos de realizar). El

circuito equivalente para esta otra condición se

muestra en la figura 29. Podemos escribir:

a en 1 (H)

→ s en 1 (H) - lámpara encendida

b en 0 (L)

4) a→ 1 Z (H) y b → 1 (H)

El nivel alto en ambas entradas hace operar a

ambos relés RL1 y RL4. La conmutación de RL1

y RL2 hacen que RL6 también opere, cerrando

parcialmente, el vínculo de alimentación para la

lámpara.

En este caso, tanto RL3 como RL4 están ener-

gizados y el solenoide de RL5 no recibe alimenta-

ción por lo que su contacto E permanece en la

condición de reposo (abierto), con lo

cual la salida toma el estado "0", es decir,

la lámpara permanece apagada. La figu-

ra 30 muestra la posición de los contac-

tos A a F bajo estas condiciones.

Matemáticamente:

Si a en 1 (H) y b en 1 (H)

entonces s en o (L)→ lámpara apagada

La tabla verdad del circuito lógico "O EX-

CLUSIVO" se reduce a:

Figura 28

Figura 29


14/93



ENTRADA SALIDA

a b s

0 0 0

0 1 1

1 0 1

1 1 0

En términos de tensión, la tabla se traduce como:

ENTRADA SALIDA

a b s

L L L

L H H

H L H

H H L

donde:

L = O y H = 1

A partir de las tablas que anteceden, extraemos la

siguiente propiedad característica del operador "O

EXCLUSIVO": su salida se presenta en O cuando,

"y sólo cuando", las entradas sean iguales entre sí

(o ambas iguales a 0 o ambas iguales a 1). Esta

propiedad permite usar combinaciones de estos

circuitos para efectuar sumas de números, como es

el caso de las calculadoras.

En resumen, el circuito "O EXCLUSIVO" está

formado por una compuerta Y, una O y una

NAND (NO + Y) conectadas entre sí como se

muestra en el circuito de la figura 27. El circuito

lógico presentado por la figura 31 muestra la debi-

da interconexión de estos tres operadores básicos

para for-

mar el cir-

cuito anali-

zado. El

s í m b o l o

del circuito O EX-

CLUSIVO más utili-

zado está representado

en la figura 32. La fi-

gura 33 muestra dos

símbolos más, bastan-

te difundidos. Es cos-

tumbre, para simplificar,

designar el circuito que estamos analizando como

"O EX", en idioma inglés se lo llama "EXCLUSI-

VE OR" o abreviadamente "EX OR", expresión

ésta de uso bastante difundido en nuestro idioma.

Así como a las salidas de los operadores O e Y

fueron asociados circuitos de negación para for-

mar sus respectivos complementarios NOR y NY

(o NAND), también en este caso podremos aso-

ciar un circuito de negación a la salida del circui-

to "O EX", dando origen al denominado circuito

lógico "NO O EXCLUSIVO" (figura 34) o abre-

viado "NOR EX".

Los resultados correspondientes al análisis de

la compuerta "NOR EX" están resumidos en las

tablas siguientes:

ENTRADA SALIDA

a b s

0 0 1

0 1 0

1 0 0

1 1 1


mo:

ENTRADA SALIDA

a b s

L L H

L H L

H L L

H H H

Figura 31

Figura 30 Figura 32

Figura 33

Figura 34


15/93



donde:

L = O y H = 1

El circuito "NOR EX" también es conocido co-

mo "EX NOR", término originado en la expresión

"EXCLUSIVO NOT OR", de procedencia ingle-sa, y se acostumbra representarlo gráficamente

por el símbolo mostrado en la figura 35. Existen

otros símbolos de este operador lógico, como po-

demos ver por la figura 36.

Podríamos continuar con la equivalencia de

circuitos lógicos digitales básicos, pero lo dado re-

sulta suficiente para que pueda aplicar sus propios

razonamientos.

Correspondencia entre Operadores Lógicos

Explicaremos algunas leyes que rigen la lógica

digital, proporcionando al lector una estructura de

conocimientos pequeña, pero sólida, para que se

vea capacitado para proseguir edificando, de aquí

en adelante, su cultura sobre la electrónica digital.

Vemos que, prácticamente, cualquier circuito

lógico básico puede obtenerse de otro (u otros)

circuito lógico también básico.

Tener conocimiento de esa técnica es bastante

útil, principalmente cuando realizamos desarro-

llos prácticos y en un determinado momento no

disponemos, por ejemplo, de un operador NAND

que se hace necesario para proseguir las experien-

cias y/o montaje del circuito experimental. Ad-

quirir el componente en el mercado no siempre es

la solución más adecuada y en algunos casos pue-

de ser imposible, por lo menos en el día. Ahora

bien, si tenemos en casa algunos circuitos de ne-

gación y circuitos "O" o incluso NOR habremos

resuelto el problema, por lo menos en forma tem-

poral.

O BTENCIÓN DE UN C IRCUITO LÓGICO

DE N EGACIÓN ( CIRCUITO "NO")El circuito lógico "NO" (o "NOT") se puede

obtener a partir de cualquier operador lógico del

tipo NAND, NOR o incluso EX NOR, ya que a la

salida de estos tres operadores lógicos se asocia

un inversor, el cual se aprovechará para nuevas

oportunidades.

La figura 37 muestra la forma de proceder, que

consiste en interconectar todas las entradas de ca-

da uno de los operadores entre sí, a fin de obtener-

se el circuito de negación. Veamos si los tres cir-cuitos presentados realizan la función lógica de

complementación, y esto se consigue verificando

si la tabla de verdad de cada uno de estos circuitos

es igual a la del circuito lógico "NO".

- Para el NAND (figura 37-A)Las entradas a y b del operador siempre asu-

men el mismo estado (0 ó 1) porque las mismas

están interconectadas entre sí para propiciar la

única entrada "e" del operador NO. De acuerdo

con la tabla verdad del NAND, extraemos las dos

únicas posibilidades que pueden ocurrir:

ENTRADA SALIDA

a b s

0 0 1

1 1 0

o también:

ENTRADA SALIDA

e s

L H

H L

Figura 35

Figura 36

Figura 37


16/93



donde siempre, a = b.

Este mismo razonamiento aplicaremos para las

otras dos variantes de la figura 37.

- Para el NOR (figura 37-B)Por las mismas razones expuestas arriba, ex-

traemos las dos posibilidades ocurridas de entrada

(a = b) de la tabla verdad de la puerta lógica NOR,

luego:

ENTRADA SALIDA

a b s

0 0 1

1 1 0

o también:

ENTRADA SALIDA

e s

L H

H L

Quedando comprobado que el circuito de la fi-

gura 37-B realiza la función de negación.

- Para el NOR EX (figura 37-C)De forma análoga tendremos las tablas verdad

de abajo, extraídas del circuito NOR EX:

ENTRADA SALIDA

a b s

0 0 1

1 1 0

o también:

ENTRADA SALIDA

e s

L H

H L

También se demuestra que un operador NOR

EX, cuyas entradas estén interconectadas entre sí,

como ilustra la figura 37-C, se transforma en un

circuito de negación o complementación.

Las consideraciones que anteceden también

son válidas en los casos donde el número de entra-

das sea superior a dos.

O BTENCIÓN DE UN C IRCUITO Y ( O AND)Este circuito lógico se puede obtener a partir

de circuitos del tipo O (OR) asociados a operado-

res de negación (circuitos NO o NOT). La figura

12 muestra cómo conseguir operadores del tipo Y

(AND) de dos entradas, usando para ello circuitos

lógicos Y, O y NOR también de dos entradas.Para verificar si, realmente, los tres circuitos

presentados en la figura 38 realizan la misma fun-

ción lógica de un circuito Y, tenemos que verificar

si la tabla de verdad de cada uno coincide con la

del circuito Y. Luego, tenemos:

- Para el NAND (figura 38-A)Analizando el circuito verificamos que el pun-

to s1 corresponde a la salida del operador NAND

ya estudiado. Por otro lado, la salida s (figura 38-

A) corresponde a la complementación de la fun-

ción de entrada, o sea, de s1. Siendo así, tenemos:

ENTRADA SALIDA

a b s1 s

0 0 1 0

0 1 1 0

1 0 1 0

1 1 0 1


mo:

ENTRADA SALIDA

a b s1 s

L L H L

L H H L

H L H L

H H L H

- Para el O (OR) (figura 38-B)Las entradas del circuito O (OR) son previa-

mente complementadas por circuitos de negación;

de la misma forma, la salida del operador básico O

Figura 38


17/93



también es complementada. Las señales aplicadas

a la puerta O no son más definidas por a y b (figu-

ra 38-B) y sí por los respectivos complementos

que designaremos por sa y sb. La salida del circui-

to O, designada por s1, tampoco corresponde a la

salida del circuito nuestro, el cual es el comple-mento de esa salida s1. La tabla funcional es:

ENTRADA SALIDA

a b sa sb s1 s

0 0 1 1 1 0

0 1 1 0 1 0

1 0 0 1 1 0

1 1 0 0 0 1

La salida s1 se relaciona con las entradas sa y sb

(que corresponden a las entradas a y b negadas), através de un operador O (OR) cuya característica

fundamental es la de proveer un "0" en la salida

cuando, y sólo cuando, ambas entradas fueran igua-

les a 0, o sea, s1 es igual a 0 cuando sa = sb = 0. Fi-

nalmente, la salida s está relacionada a s1 a través

de un circuito de complementación cuya caracterís-

tica básica es invertir el estado lógico aplicado a su

entrada. Extrayendo de la tabla anterior las dos pri-

meras columnas y la última, o sea, las que se rela-

cionan a las señales que son de nuestro interés in-

mediato, tenemos la siguiente tabla, ¡que no es más

que la tabla verdad del circuito Y!:

ENTRADA SALIDA

a b s

0 0 0

0 1 0

1 0 0

1 1 1

Siendo así, llegamos a la conclusión de que el

circuito de la figura 38-B se trata de un circuito

del tipo Y ó AND.

- Para el NOR (figura 38-C)Podemos elaborar la tabla correspondiente a

este circuito que difiere de la anterior por la ausen-

cia de una columna, correspondiente a la salida s1,

que en este caso, se encuentra incorporada al ope-

rador NOR.

ENTRADA SALIDA

a b sa sb s

0 0 1 1 0

0 1 1 0 0

1 0 0 1 0

1 1 0 0 1

Esta tabla corresponde a un circuito lógico Y,

mostrando la correspondencia entre el circuito de

la figura 38-C y el circuito Y o AND.

************

COMPUTACION PARA PRINCIPIANTES

Es el suplemento apropiado pa-

ra aquellos que ya han realizado

o han asimilado los conocimien-

tos del curso “La Electrónica de

las Computadoras” de Editorial

Quark. Es una enciclopedia que combina distintas técnicas audiovisuales y que presenta los siguientes temas:

COMPUTACION PARA

PRINCIPIANTES

Introducción

Clasificación, partes y cuidados

COMPONENTES EXTERNOS

Función y descripción de monitor,

teclado, ratón, bocinas,

módem, micrófono, gabinete.

SOFTWARE

Sistema operativo.

Programas de categorías

Programas de aplicación

Procesador de palabras

Hoja de cálculo

Tutoriales y presentaciones

JuegosAdministrativos

Otros de todo tipo

Laboratorios

Diseño, etc.

Precio Argentina $ 35.- Precio México $90 M.N.

Con la compra

de este libro,

reclame sin

cargo: el CD

“Enciclopedia

Visual de las

Computadoras”


18/93


Introducción

Casi todos los circuitos integrados digitales se

dividen en familias lógicas, cada una constituida

por un tipo particular de circuito lógico que se uti-

liza en los chips de esa familia para todas las com-

puertas, inversores, Flip-Flops y elementos más

complejos. Los elementos de una familia lógica

son compatibles entre sí. Es decir que sus niveles

lógicos son los mismos y trabajan con la misma

tensión, pudiendo la salida de un elemento lógico

alimentar la entrada de otro.

Las características generales de los circuitos

integrados digitales (tiempo de propagación, in-

munidad al ruido, potencia disipada, etc.) son pre-

ponderantes en el momento de seleccionar un de-

terminado circuito integrado. Algunas veces hay

otros factores importantes a tener en cuenta, como

la complejidad y el tipo de cápsula a emplear, el

costo del componente, la posible compatibilidad

con otras familias, el margen de temperatura de

trabajo, etc.

En la comparación entre las distintas familias

lógicas, existen familias que son aconsejables en

algunas aplicaciones y no aconsejables en otras. A

veces, la propia naturaleza de los circuitos electró-

nicos exige que no exista una característica para

no perjudicar otra. Por ejemplo, el incremento de

la velocidad aumenta normalmente el consumo de

potencia. Cada familia tiene sus características

predominantes y tiende a utilizarse en aquellas

aplicaciones en que esas características son las

más importantes.

Hay ramificaciones dentro de una misma fami-

lia cuando es necesario destacar alguna caracterís-tica. Así, por ejemplo, dentro de la familia TTL de

propósitos general se han creado subfamilias tales

como TTL de alta velocidad (H) y TTL de bajo

consumo (LS).

Para entender mejor de qué estamos hablando,

definiremos algunos conceptos que serán utiliza-

dos más adelante. Por ejemplo, el nivel de integra-

ción está dado por la cantidad de compuertas lógi-

cas que pueden integrarse en una misma pastilla,

en un mismo chip. De esta manera, podemos decir

lo siguiente:

SSI (Small Scale Integration)Significa una integración en pequeña escala,

hasta 10 compuertas por chip (menor de 100 tran-

sistores). Ejemplos: compuertas lógicas (NAND,

NOR, etc.), inversores, Flip-Flops.

MSI (Medium Scale Integration)Corresponde a una integración en mediana es-

cala, entre 10 y 100 compuertas por chip (100 a

1.000 transistores). Ejemplos: decodificadores,

demultiplexores, comparadores, multiplexores,

contadores, registros de desplazamiento, codifica-

dores.

LSI (Large Scale Integration)Corresponde a una integración en alta escala,

entre 100 y 1.000 compuertas por chip (1000 a

10000 transistores).

VLSI (Very Large Scale Integration)Corresponde a más de 1.000 compuertas por

chip (más de 10000 transistores).

Con respecto a las características generales de

estos componentes, los fabricantes de circuitos in-

tegrados digitales utilizan, para definir sus pro-

ductos, algunas características comunes, indicán-

dolas en sus catálogos, publicaciones y folletos.

Las más significativas son:

Fan-out (Cargabilidad de salida Fo)Indica el máximo número de compuertas que

se pueden conectar a la salida de una compuerta.

Es la carga que puede conectarse a la salida del

elemento que se especifica.

Fan-in (Cargabilidad de entrada Fi)Es la máxima cantidad de compuertas que se

pueden conectar a la entrada del componente. Niveles lógicosSe denomina así a los valores de tensión, tanto

en estado alto como en estado bajo, que se aplican

a estos integrados y son reconocidos como "1" o

"0" lógicos. Estos niveles son:

VoH: Mínima tensión de salida en el nivel ló-

gico alto.

VoL: Máxima tensión de salida en el nivel ló-

gico bajo.

ViH: Mínima tensión que, aplicada a la entra-

C LASIFICACIÓN DE LOSC IRCUITOS I NTEGRADOS D IGITALES


19/93



da, es reconocida como el estado lógico "1".

ViL: Máxima tensión que, aplicada a la entra-

da, es reconocida como el estado lógico "0".

Por ejemplo, en TTL (lógica transistor-transis-

tor):ViH = 2V

ViL = 0,8V

VoH = 2,4V

VoL = 0,4V

Margen de ruidoEs la variación de tensión admisible a la entra-

da de una compuerta, sin que la salida de la mis-

ma cambie de estado (figura 1).

Existen dos márgenes de ruido:

- Margen de ruido en el estado lógico "0" de

entrada:

NIL = ViL - VoL- Margen de ruido en el estado lógico "1" de

entrada

NIH = VoH - ViH

En el ejemplo de la figura 2 se han supuesto

dos integrados de la misma familia interconecta-

dos; luego, si se coloca un "1" lógico a la entrada:

Ve1 >- ViH Entonces Vs1 VoL hay margen de ruido

Si ViL = VoL no hay margen de ruido

Por lo dicho, el margen de ruido o inmu-

nidad al ruido "mide" la cantidad de ruido

que se puede superponer a una señal aplicada

a un elemento lógico, sin que éste cambie de

estado erróneamente. La inmunidad al ruido

se especifica en mV o en V (volt).

Los ruidos se añaden a las tensiones de

entrada que, como vimos, no son fijas.

Es necesario que los márgenes de los estados

lógicos sean amplios para aumentar la inmunidadal ruido.

Tiempo de propagaciónEl tiempo de propagación de un circuito es una

medida de la rapidez con que, al cambiar el nivel

lógico de la entrada de un elemento lógico, apare-

ce el correspondiente cambio a la salida. La velo-

cidad es un parámetro dependiente del tiempo de

propagación y mide la frecuencia con la que un

elemento puede cambiar de estado sin cometer

errores. El tiempo de propagación se mide en na-nosegundos (ns).

En la figura 3 se han diagramado los tiempos

Figura 1

Figura 2

Figura 3


20/93

C L A SI F I C A C I ÓN D E L O S C I R C U I T O S I N T E G R A D O S D I G I T A L E S


que corresponden a un diagrama temporal de un

inversor, en él se destacan los siguientes paráme-

tros:

tr: tiempo de crecimiento (rise-time) o tiempode subida. Es el tiempo para pasar del 10% al 90%

del valor final del pulso.

tf: tiempo de bajada (fall-time). Es el tiempo pa-

ra pasar del 90% al 10% del valor final del pulso.

tw: ancho del pulso o tiempo de duración. tpH L: tiempo de propagación para el cambio

alto-bajo. Se mide entre el instante en que el pulso

de entrada pasa por el 50% de su valor y el instan-

te en que el de salida pasa por el 50% de su valor.

tpLH: tiempo de propagación para el cambiobajo-alto.

Potencia de disipación (Pd)Es la potencia consumida por cada compuerta.

Se mide en mW. La suma de las potencias de los

elementos de un circuito completo determina el

consumo total que fija la refrigeración (disipado-

res) que se necesita.

Veremos que el tiempo de propagación tp jue-

ga un papel importante en la elección de la fami-

lia lógica, pero veremos también que, en algunos

casos, dicho tiempo puede reducirse a costa de au-

mentar el consumo.

Se suele definir un Factor de Calidad que tiene

en cuenta el consumo y el tiempo de propagación.

Fc = Pd x tp

Cuanto menor sea Fc, mejor será el circuito.

La potencia que disipa cada elemento limita la

cantidad de las mismas que pueden incluirse en un

chip.

Construcción de Circuitos Digitales

Antes de pasar a explicar las diferentes fami-

lias lógicas, digamos que estos elementos se pue-

den construir a partir de diodos o de transistores;

es por ello que haremos una explicación muy so-

mera sobre estas tecnologías de fabricación.

Al realizar los circuitos digitales con dispositi-

vos físicos, éstos necesitan tener dos estados bien

diferenciados. El diodo semiconductor presenta

dos estados bien diferenciados: de conducción y

de no conducción, según esté polarizado en direc-

ta o en inversa, por lo cual lo podemos utilizar en

la realización de cir-

cuitos lógicos, tal co-

mo se muestra en la

compuerta AND cons-

truida con estos com-

ponentes. La tabla de

verdad del circuito ló-

gico de la figura 4 es:

B A Z

0 0 0

0 1 0

1 0 0

1 1 1

Donde el "0" lógico corresponde a una tensión

de 0V y el "1" a la tensión de alimentación Vcc.

Si cualquiera de las entradas está en estado ba-

jo (potencial de tierra o 0V), el diodo conectado a

esa entrada queda polarizado en directa, por lo que

conducirá, y la tensión de salida será aproximada-

mente 0 volt, lo que corresponde a un "0" lógico.

Si las dos entradas están en estado alto (poten-

cial de + Vcc), la caída de potencial en cada diodo

será 0 volt y, por lo tanto, el diodo no conduce,

con lo cual la tensión de salida en Z será + Vcc

que corresponde a un "1" lógico.

De la misma

manera, en la figu-

ra 5 se reproduce el

circuito de una

compuerta OR con

dos diodos y un re-

sistor; es decir, uti-

lizando la lógica

DL. En este caso,

si las entradas están simultáneamente con poten-

cial de tierra o 0V, ambos elementos están blo-

queados y la salida Z toma el potencial de tierra.

Si Ay/o B valen "1", se aplica +Vcc; el/los dio-

dos conducen y en Z tengo aproximadamente

+Vcc (descontando 0,7V, si el diodo es de silicio),

que corresponde a un "1" lógico.

Por lo dicho la tabla de verdad correspondien-

te es:

B A Z

0 0 0

0 1 1

1 0 1

1 1 1

Figura 4

Figura 5


21/93



Se observa que este circuito realmente se com-

porta como una compuerta OR, analizada en el ca-

pítulo anterior.

Otros operadores lógicos integrados emplean

transistores para su funcionamiento; para ello, es-

te componente opera entre el corte y la saturación.

Se dice, entonces, que no maneja señales analógi-

cas sino digitales. En la figura 6 se detalla la por-

ción de la curva en que opera, dentro de la familia

de salida de un transistor bipolar.

En saturación, el transistor conduce una co-

rriente apreciable, prácticamente sin caída de ten-

sión colector-emisor (VCE = 0V).

Para dar un ejemplo, Se puede aprovechar la

característica inversora de un transistor en confi-guración emisor común para construir una com-

puerta digital inversora; la figura 7 muestra el es-

quema eléctrico correspondiente.

Si en la entrada A se pone un "0" (0 volt) el

transistor está cortado (punto 1 de la curva), y la

tensión es aproximadamente Vcc, que correspon-

de a un "1" lógico. Si la entrada está alta se aplica

un "1", es decir: el transistor está saturado (punto

2 de la curva) y la tensión de salida es VCESAT,

que corresponde a un "0" lógico (aproximadamen-

te 0 volt).

Familias Lógicas

Veamos entonces, cómo se pueden cos-

truir las diferentes familias de circuitos

integrados, a las cuales podemos agru-

par de la siguiente manera, atentos a loscomponentes que intervienen en los cir-

cuitos eléctricos correspondientes:

- Familia RTL

- Familia DTL

- Familia TTL

- Familia CMOS

Familia RTL (Resistor Transistor Logic)Fue la primera de las familias, quedando en de-

suso en la actualidad. El circuito básico de la fa-milia RTL es la compuerta NOR que emplea re-

sistores y transistores en su circuito eléctrico.

El circuito eléctrico de esta compuerta (cons-

truida con técnica RTL) está mostrado en la figu-

ra 8.

El tiempo de propagación de la RTL es algo

superior a los 10ns, con un consumo de potencia

del orden de los 10mW por compuerta.

Si en cualquiera de las entradas se coloca un

"1", el transistor correspondiente se satura y la

tensión de salida es aproximadamente 0 volt, que

corresponde a un "0" lógico. Si todas las entradas

están en "0", los transistores están cortados; por lo

tanto, la tensión de salida es aproximadamente

igual a Vcc, que corresponde a un "1" lógico.

Como ventajas podemos mencionar un bajo

consumo y costo reducido. Las principales des-

ventajas son las siguientes:

* Baja capacidad de fan-out (del orden 4)

* Bajo margen de ruido

* Baja velocidad

Figura 7

Figura 8

Figura 6


22/93



Familia DTL (Diode Transistor Logic)Como los niveles lógicos y la alimentación de

las familas TTL y DTL son compatibles, ambas

familias pueden emplearse en el mismo circuito.

El circuito básico de la familia DTL es la com-

puerta NAND y en la figura 9 se representa el cir-

cuito eléctrico de esta compuerta de tres entradas.

Básicamente, al circuito lo podemos conside-

rar como una compuerta AND seguida de un in-

versor. La compuerta AND está realizada con dio-

dos y el inversor es un transistor, como vimos an-

tes.

Cuando cualquiera de las entradas está baja, el

diodo correspondiente conduce a través de R1. En

el punto P se establece una tensión del orden de

0,7V, la cual no es suficiente para superar los 1,4V

que se necesitan para que el D4 y D5 conduzcan y,

por lo tanto, al estar cortados D4 y D5, el transis-

tor estará cortado, con lo cual la tensión de salida

será igual a Vcc (que corresponde a un "1" lógi-

co).

Si todas las entradas están altas, los diodos D1,

D2 y D3 están cortados. Conducen D4 y D5 a tra-

vés de R1, llegando la corriente a la base del tran-

sistor, que pasa a la saturación, causando un esta-

do lógico "0" a la salida.

En el punto P:

Vp = 0,7 + 0,7 + 0,8 = 2,2V

La caída de potencial en cada diodo D1, D2,

D3 será:

5V - 2,2 = 2,8V

Esta tensión se aplica en el sentido inverso, por

lo cual no conducen.

El tiempo de propagación de esta familia es del

orden de 25ns y la disipación por compuerta es del

orden de 15mW.

Familia TTL (Transistor Transistor Logic)

Es la familia más usada. Todos los fabricantes

de cierta importancia tienen una línea de produc-

tos TTL y distintas empresas producen circuitos

integrados digitales.

El circuito de la figura 10 corresponde a una

NAND TTL Standard. La tensión de alimentación

es única, de 5V, y es compatible con todos los cir-

cuitos de otras subfamilias TTL, como así también

con la DTL.

Tienen un tiempo de propagación típico de

10ns, fan-out de 10, margen de ruido de 400mV,

una potencia de disipación de 10mW por com-

puerta y una frecuencia máxima de reloj de

35MHz.

La compuerta básica TTL es la NAND, que in-

troduce una serie de innovaciones respecto a la

NAND DTL que vimos antes. Estas principales

diferencias son:

- La compuerta AND de entrada está constitui-

da por el resistor R1 y el transistor multiemisor

Q4, que cumple la misma función que los diodos

D1, D2 y D3 de la DTL.

El reemplazo de los diodos por el transistor tie-

ne la ventaja de aumentar la velocidad de conmu-

tación; es decir, disminuir el tiempo de propaga-

ción.

- El diodo base colector de Q4 equivale al dio-

do D4 de la DTL.

- El diodo base emisor de Q3 equivale al diodo

D5 de la DTL.

El principio de funcionamiento es similar al de

la familia DTL, con la ventaja de que el reempla-

zo de los diodos por transistores permite disminuir

el tiempo de propagación.

El circuito consta de tres etapas: una asociada

al transistor Q4, encargada de adaptar los niveles

Figura 9

Figura 10


23/93



de entrada; otra de conmutación, con el transistor

Q3, y una de salida formada por Q2 y Q1. El tran-

sistor Q1 es el que da el estado lógico de salida.

En TTL, los niveles lógicos que se emplean

hacen que el estado lógico "1" corresponda a una

tensión entre 2 y 5 volt y el estado lógico "0" co-rresponda a una tensión entre 0 y 0,8 volt.

La tensión en la base de Q4 no puede superar

los 2,1V, ya que el circuito visto desde la base de

Q4 consta, hasta llegar a tierra, de las uniones B-

C de Q4, B-E de Q3 y B-E de Q1.

Si una de las entradas está en el nivel lógico

bajo (por ejemplo, en la entrada A) entonces hay

una tensión inferior a 0,8 volt en la unión base-

emisor de Q4, con lo cual el transistor conduce,

dando lugar a una corriente que pasa por R1 y por

la unión base-emisor de Q4.Al estar Q4 saturado, la tensión colector-emi-

sor es pequeña y, en estas condiciones, la tensión

base-emisor de Q3 no es suficiente para que Q3

conduzca. Para que Q3 conduzca se necesita como

mínimo una tensión de 1 volt (0,5V de la VBE de

Q3 y 0,5V de la VBE de Q1, y para saturar a Q3

se necesita como mínimo 1,6V; es decir, 0,8V de

VBE de Q3 más 0,8V de VBE de Q1).

Si Q3 está cortado, Q1 también estará cortado,

y la tensión de salida corresponde a "1", que en

TTL equivale a una tensión VoH >- 2,4 volt. Al es-

tar Q3 y Q1 cortados, el transistor Q2 está satura-

do, ya que recibe una corriente de base a través de

R2, D1 y la carga conectada a la salida.

En resumen: cuando una entrada está baja, Q4

conduce, Q3 y Q1 están cortados y Q2 está satura-

do. En estas condiciones la tensión de salida será:

Vs = Vcc - (VR2 + VBE(Q2) + VD1)

VR2 es menor que 0,5V, lo que hace que Vs >

2.6V, que corresponde a un "1" lógico.

Si todas las entradas están en un nivel lógico

alto, aplicando un análisis similar, se deduce que

Q2 está cortado, Q1 saturado y la tensión de sali-

da será un "0" lógico.

TTL con salida a colector abiertoEn la salida TOTEM-POLE, correspondiente

al circuito de la figura 10 y analizada anteriormen-

te, la carga del transistor Q1 de salida no es un re-

sistor, sino el transitor Q2, dando lugar a una baja

impedancia de salida que permite mayor veloci-

dad de conmutación. Otra variante de esta com-

puerta es la TTL con salida a colector abierto, cu-

yo esquemático se muestra en la figura 11.

La diferencia en la compuerta NAND TTL,

con salida TOTEM-POLE, es que la carga de Q1

no es el transitor Q2, sino un resistor Rc que se co-

loca exteriormente. De esta manera, al dejar el co-

lector abierto, se tiene la posibilidad de utilizar ex-teriormente otra carga que sea aceptada por el

transistor. Un esquema a colector abierto permite,

por ejemplo, conectar un circuito indicador de sa-

lida con el objeto de que el usuario sepa en qué es-

tado se encuentra el circuito.

Otra posibilidad de la tecnología TTL con co-

lector abierto es realizar el montaje llamado "Y

por conexión" o "AND cableada", permitiendo la

conexión directa de las salidas de dos o más com-

puertas, tal como queda especificado en la figura

12 y se representa con el símbolo de la figura 13.

El símbolo lógico recomen-

dado por el IEEE para esta cone-

xión se grafica en la figura 14.

El fabricante del circuito in-

tegrado especifica en la hoja de

datos si la compuerta tiene sali-

da TOTEM-POLE o colector

abierto.

En la tecnología TTL de co-

lector abierto, para hacer la co-

nexión directa de dos o más

compuertas se deben conectar los colectores de

los dos transistores de salida con un único resistor

Figura 12

Figura 13

Figura 14

Figura 11


24/93



a la fuente de ali-

mentación Vcc. El

esquema del cone-

xionado AND ca-

bleado se representa

en la figura 15.

Si cualquiera de los

dos transitores de sa-

lida va al estado de

saturación, es decir,

la tensión de salida

es la VCE SAT, la

salida Z será un "0"

lógico. Tenemos entonces que un "0" en Z1 o en

Z2 pone un "0" en Z.

Para que la salida sea alta, es necesario que los

transitores Q1 de salida de ambas compuertas es-

tén cortados.

En la realización de funciones lógicas con

compuertas, la utilización de la conexión AND ca-

bleada permite, en algunos casos, simplificar el

circuito lógico.

La tecnología TTL con salida TOTEM-POLE

no permite realizar el montaje "Y por conexión" o

"AND cableada", ya que si la salida de una com-

puerta es "0" (es decir Q1 saturado y Q2 cortado)

y de la otra compuerta es "1" (es decir Q1 cortado

y Q2 saturado), al unir directamente los colectores

de Q1, la salida de una de las compuertas queda

conectada a tierra a través del transistor saturado

de la otra, creando un camino de baja resistencia

entre Q1 y Q2, lo cual supera la corriente máxima

admisible y el transitor se destruye.

TTL de tres estados (Thre State)Cuando se desea conectar varias compuertas a

una línea común (línea ómnibus), es necesario que

sólo un circuito quede "conectado" mientras los

restantes se deben comportar como si no estuvie-

ran.

Esta conexión no se puede realizar con circui-

tos de la familia TTL con salida TOTEM-POLE,

ya que siempre uno de los transitores de salida es-

tá conduciendo. Este inconveniente se soluciona

agregando una entrada de inhibición I, que hace

que ambos transitores de salida pasen al estado de

corte, con lo cual el circuito de salida se aisla de la

carga; es decir, el circuito presenta una alta impe-

dancia.

En la figura 16 se representa una compuerta

NAND de tres estados que son:

- Estado lógico "0"

- Estado lógico "1"

- Estado de alta impedancia.

Si I está alta, permite desconectar la salida de

la carga; por lo demás, el circuito continúa operan-

do en dos estados lógicos.

Si se aplica un "1" a la entrada de inhibición

del circuito de la figura 16, conduce Q7 y se satu-

ra Q6, quedando su colector y también uno de los

emisores de Q1 sin tensión, con lo que se bloquea

Q2 y Q5 va al corte. Por otro lado, a través del dio-

do, independientemente de los niveles que existan

en A y B, Q3 y Q4 quedan bloqueados, con lo cual

la impedancia de salida es elevada, consiguiéndo-

se así un tercer estado diferente del alto y del ba-

jo, que se denomina de alta impedancia y que per-

mite que las salidas de estas compuertas puedan

unirse entre sí. La tabla de verdad de esta com-

puerta es la siguiente:

I B A Z

0 0 0 1

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 ALTA IMPEDANCIA




En la figura 17 se representa el símbolo lógico

propuesto por el IEEE para una compuerta NAND

de tres estados.

Figura 15 Figura 16


25/93



Cuando hay varias com-

puertas de este tipo con sus

salidas conectadas, sólo

existirá una con su entrada

de inhibición baja, con lo

que dicha compuerta secomporta nor-

malmente. Para

que tenga una

idea más clara, en

la figura 18 se

ven conectadas

tres compuertas

NAND de tres

estados, tal que

si, en la compuer-

ta (1), la entradade inhibición está

en "0" y el resto

de las compuer-

tas tiene I en "1",

la compuerta (1)

estará habilitada y sus entradas controlarán el es-

tado lógico de la salida común.

La entrada de inhibición es la que controla qué

compuerta actúa sobre la salida común. Siempre

se debe habilitar una sola compuerta por vez. Di-

cho de otra manera: funciona como un multiple-

xor, tal como veremos más adelante.

Compuerta AND TTLAdemás de la compuerta NAND básica, la fa-

milia TTL tiene otros elementos lógicos tales co-

mo compuertas AND, OR, NOR y EXCLUSIVE-

OR.

En la figura 19 se tiene una compuerta AND de

dos entradas cuyo circuito es similar al de la com-

puerta NAND, a excepción del transistor Q6, que

se añade entre Q3 y la salida Q2/Q1 con el propó-

sito de invertir la señal que sale del colector de

Q3. El transistor Q5 que se agrega actúa como unabaja impedancia de base para Q6. Si cualquiera de

las entradas está en estado bajo, el diodo base emi-

sor de Q4 correspondiente se encuentra en con-

ducción. Esto provoca el bloqueo del diodo base-

colector de Q4 y con ello el bloqueo de Q3 y Q5.

En estas condiciones, Q6 se encuentra conducien-

do, lo que provoca la saturación de Q1 y el corte

de Q2, con lo cual la salida es un "0" lógico. Esto

significa que un "0" a la ent

Club saber electronica primer numero

Documents

Transcript of Club saber electronica primer numero