Manual Orcad

download Manual Orcad

of 108

description

Manual de Orcad. Una pequeña introducción para la programación de este tipo de elementos. Bastante completo.

Transcript of Manual Orcad

  • Diseo y Simulacin de Sistemas Digitales en OrCAD 7

    AUTORES Edmundo Sez Pea

    Jos Manuel Palomares Muoz

    EDITOR Francisco Javier Quiles Latorre

    rea de Arquitectura y Tecnologa de Computadores

    Dpto. Electrotecnia y Electrnica Escuela Politcnica Superior

    Universidad de Crdoba

    Servicio de Publicaciones de la Universidad de Crdoba Crdoba, 2004

  • SEZ PEA, Edmundo Diseo y Simulacin de Sistemas Digitales en OrCAD 7 /

    Autores, Edmundo Sez Pea, Jos Manuel Palomares Muoz; editor, Francisco Javier Quiles Latorre. Crdoba : Servicio de Publicaciones de la Universidad de Crdoba, 2004

    108 p. : il. ; 21 cm ISBN 84-7801-738-0 DL CO-1.593-04 1. OrCAD (Programa de ordenador) 2. Sistemas digitales

    Diseo y construccin I. Palomares Muoz, Jos Manuel, coaut. III. Quiles Latorre, Francisco Javier, ed. lit. III. Tit. IV. Universidad de Crdoba, Servicio de Publicaciones, ed. V. Universidad de Crdoba, rea de Arquitectura y Tecnologa de Computadores, otros VI. Universidad de Crdoba, Departamento de Electrotecnia y Electrnica, otros

    632.38:004.4

    DISEO Y SIMULACIN DE SISTEMAS DIGITALES EN ORCAD 7 De los Autores Edita: Servicio Publicaciones de la Universidad de Crdoba, 2004 Campus de Rabanales Ctra. Nacional IV, Km. 396 14071 Crdoba www.uco.es/publicaciones [email protected] I.S.B.N.: 84-7801-738-0 Depsito Legal: CO-1.593-2004 Imprime: Imprenta San Pablo, S.L. Queda rigurosamente prohibida, sin autorizacin escrita de los titulares del copyright, bajo las sanciones establecidas en las leyes, la reproduccin total o parcial de esta edicin por cualquier medio o procedimiento, comprendidos la reprografa y el tratamiento informtico, as como la distribucin de ejemplares de ella mediante alquiler o prstamo pblico

  • Prlogo

    La presente gua pretende ilustrar el manejo del programa OrCAD 7 para su utilizacin en las prcticas de las asignaturas que el rea de Arquitectura y Tecnologa de Computadores del Dpto. Electrotecnia y Electrnica viene impartiendo en varias titulaciones de la Universidad de Crdoba.

    Aunque la potencia del programa es muy elevada y son muchas las opciones que incorpora, esta gua se centrar nicamente en las capacidades de diseo y simulacin de esta herramienta aplicados a sistemas digitales sencillos, con el objeto de que el alumno sea capaz de realizar sus propios diseos y simularlos para comprobar su correcto funcionamiento.

    Cada tema est organizado en forma de tutorial, exponiendo los conceptos tericos necesarios y desarrollando un sistema digital sencillo desde su diseo hasta su simulacin, de forma que el alumno aprenda paso a paso los conceptos que son objeto del tema.

    Esperamos que esta gua facilite al estudiante su toma de contacto con OrCAD 7

  • Tabla de Contenido

    Tema 1: Introduccin a OrCAD Express for Windows 7.01 1.1 Introduccin 15 1.2 Caractersticas y posibilidades de OrCAD. Razones para su

    eleccin 15 1.3 Pasos para el diseo y simulacin de un sistema digital 17

    Tema 2: Introduccin al Capturador de Esquemticos 2.1 Introduccin 19 2.2 Creacin de un nuevo proyecto de trabajo 19 2.3 Creacin de un nuevo diseo 24 2.4 Introduccin del esquemtico 25 2.5 Actualizacin de las referencias de los componentes 29 2.6 Comprobacin de las reglas elctricas 30 2.7 Ejecucin del simulador 32

    Tema 3: Introduccin al Simulador 3.1 Introduccin 33 3.2 El entorno de simulacin 33 3.3 Creacin de los estmulos 35 3.4 Creacin de la ventana de trazas 40 3.5 Simulacin del diseo 43 3.6 Correccin de errores 45

    Tema 4: Utilizacin de Buses en los Diseos 4.1 Introduccin 49 4.2 Concepto de bus 49 4.3 Caractersticas de los buses 50 4.4 Los buses en los esquemticos 51 4.5 Los buses en la simulacin 53

    4.5.1 Estimulacin de buses 53 4.5.2 Los buses en la ventana de trazas 54 4.5.3 Simulacin de un diseo con buses 55

  • 6 TABLA DE CONTENIDO

    Tema 5: Diseos Jerrquicos 5.1 Introduccin 59 5.2 Concepto de diseo jerrquico 59 5.3 Creacin de un diseo jerrquico 60

    5.3.1 Diseo del semisumador 60 5.3.2 Diseo del sumador completo de 1 bit 62 5.3.3 Diseo del sumador completo de 4 bits 65

    5.4 Smbolos de alimentacin y tierra 65 5.5 Simulacin de diseos jerrquicos 68

    Tema 6: Diseo de Sistemas Secuenciales Sncronos 6.1 Introduccin 71 6.2 Creacin de un diseo secuencial sncrono 71

    6.2.1 Seales de PRESET y CLEAR 73 6.3 Simulacin de sistemas secuenciales sncronos 74

    6.3.1 Estimulacin de seales de reloj 74 6.3.2 Agrupamiento de seales en la simulacin 75

    Tema 7: Seales Triestado 7.1 Introduccin 79 7.2 Concepto de seales triestado: alta impedancia 79 7.3 Dispositivos triestado 81 7.4 Creacin de un diseo con seales triestado 81 7.5 Simulacin de un diseo con seales triestado 83

    7.5.1 Estmulos forzantes y no forzantes 85

    Apndice A: Instalacin de OrCAD Express for Windows 7.01 A.1 Introduccin 89 A.2 Proceso de instalacin 89

    A.2.1 Particularidades de la instalacin en Windows 2000/XP 93

  • TABLA DE CONTENIDO 7

    Apndice B: Gestin de la Ventana de Proyectos B.1 Introduccin 95 B.2 Partes de la ventana de proyecto 95 B.3 Gestin de los recursos del diseo 97

    B.3.1 Incorporacin de un fichero de diseo 97 B.3.2 Incorporacin de libreras de smbolos 98 B.3.3 Otras operaciones con los recursos del diseo 99

    B.4 Gestin de los recursos de simulacin 100 B.4.1 Incorporacin de un fichero de estmulos 100 B.4.2 Incorporacin de libreras de simulacin 101

    Apndice C: Errores ms Comunes en la Comprobacin de las Reglas Elctricas C.1 Introduccin 105 C.2 Relacin de errores y advertencias 106

  • Relacin de Figuras

    Figura 2.1. Entorno de trabajo de OrCAD 20 Figura 2.2. Parmetros para la generacin de un nuevo proyecto 21 Figura 2.3. Seleccin de libreras durante la creacin de un proyecto 22 Figura 2.4. Ventana de un proyecto recin creado 22 Figura 2.5. Ventana de proyecto una vez que se ha creado un

    nuevo diseo 24 Figura 2.6. Barra de botones para la introduccin de esquemticos 25 Figura 2.7. Esquemtico correspondiente a un diseo que incluye

    una puerta AND y una puerta OR de dos entradas 25 Figura 2.8. Seleccin de componentes para su colocacin en el

    esquemtico 26 Figura 2.9. Ventana de proyecto una vez salvado el diseo 28 Figura 2.10. Actualizacin de las referencias de los componentes 30 Figura 2.11. Comprobacin de las reglas elctricas del diseo 31 Figura 2.12. Seleccin del tipo de simulacin 32 Figura 3.1. Confirmacin de la apertura del proyecto para su

    simulacin 34 Figura 3.2. Entorno de simulacin de OrCAD 34 Figura 3.3. Editor de estmulos 36 Figura 3.4. Ventana de estmulos 38 Figura 3.5. Confirmacin de la carga de los estmulos en la

    simulacin 38 Figura 3.6. Incorporacin del fichero de estmulos al proyecto 39 Figura 3.7. Ventana de proyecto despus de incorporarle el fichero

    de estmulos 40 Figura 3.8. Editor de la ventana de trazas 41 Figura 3.9. Ventana de trazas 42 Figura 3.10. Seleccin de la duracin de la simulacin 44 Figura 3.11. Ventana de trazas con la simulacin correspondiente al

    diseo de la Figura 2.7 44 Figura 3.12. Confirmacin de la carga de los estmulos cuando se

    han modificado 46 Figura 3.13. Indicacin de que el instante actual de simulacin no es

    0 46 Figura 4.1. Diseo de un inversor de nmeros de 4 bits con buses 52 Figura 4.2. Diseo que realiza la misma funcin que el representado

    en la Figura 4.1 pero utilizando conectividad por nombre 53 Figura 4.3. Ventana de seleccin de seales del editor de estmulos 54 Figura 4.4. Ventana del editor de estmulos durante la estimulacin

    del bus de entrada NUM_ENTRADA 55

  • 10 RELACIN DE FIGURAS

    Figura 4.5. Editor de la ventana de trazas durante la creacin de la misma para el diseo de la Figura 4.1 56

    Figura 4.6. Simulacin correspondiente al diseo de la Figura 4.1 56 Figura 4.7. Simulacin correspondiente al diseo de la Figura 4.1

    con los buses desplegados 57 Figura 5.1. Creacin de un nuevo esquemtico 61 Figura 5.2. Creacin de una nueva pgina para un esquemtico 62 Figura 5.3. Esquemtico del semisumador 62 Figura 5.4. Esquemtico del sumador completo de 1 bit 63 Figura 5.5. Dilogo para la colocacin de un bloque jerrquico 64 Figura 5.6. Colocacin de un pin jerrquico 65 Figura 5.7. Esquemtico del sumador completo de 4 bits 66 Figura 5.8. Colocacin de smbolos de tierra 66 Figura 5.9. Colocacin de smbolos de alimentacin 67 Figura 5.10. Creacin de la ventana de trazas de un diseo

    jerrquico 69 Figura 5.11. Simulacin correspondiente al diseo jerrquico

    presentado en la Figuras 5.3, 5.4 y 5.6 69 Figura 6.1. Esquemtico del contador binario mdulo 5 con entrada

    de habilitacin E y seal asncrona de puesta a cero CLR activa a nivel bajo 72

    Figura 6.2. Hoja de propiedades Clock del editor de estmulos 76 Figura 6.3. Asignacin de nombre a un grupo de seales 77 Figura 6.4. Creacin de una ventana de trazas que incorpora una

    seal creada a travs de las herramientas de gestin de grupos 77

    Figura 6.5. Edicin de grupos de seales 78 Figura 6.6. Simulacin correspondiente al diseo de la Figura 6.1 78 Figura 7.1. Distintos casos en el acceso a una lnea comn por

    parte de varios circuitos 80 Figura 7.2. Buffer triestado 81 Figura 7.3. Esquemtico del banco de registros de 4 bits con salida

    triestado 82 Figura 7.4. Esquemtico de un registro de 4 bits con salida triestado 83 Figura 7.5. Simulacin correspondiente al banco de registros

    presentado en las Figuras 6.3 y 6.4 84 Figura 7.6. Hoja de propiedades Relative del editor de estmulos 87 Figura A.1. Informacin inicial del instalador de OrCAD Express for

    Windows 7.01 90 Figura A.2. Informacin del producto 90 Figura A.3. Seleccin del directorio de instalacin 91 Figura A.4. Seleccin del tipo de instalacin 91 Figura A.5. Introduccin de la informacin de registro 92

  • RELACIN DE FIGURAS 11

    Figura A.6. Comprobacin de la informacin de registro suministrada 92

    Figura A.7. Error de instalacin sobre los sistemas Windows 2000/XP 93

    Figura B.1. Ventana de proyecto al completo 96 Figura B.2. Ventana de proyecto sin fichero de diseo asociado 97 Figura B.3. Incorporacin de un fichero de diseo al proyecto 98 Figura B.4. Ventana de proyecto sin libreras de smbolos 99 Figura B.5. Ventana de proyecto sin fichero de estmulos 100 Figura B.6. Seleccin del tipo de fichero que se desea incorporar a

    los recursos de simulacin 101 Figura B.7. Ventana de proyecto sin libreras de simulacin 102 Figura B.8. Dilogo mostrado por la herramienta de simulacin

    cuando se detecta un fallo durante la carga del proyecto 102 Figura B.9. Contenido de la ventana Session Log cuando el

    proyecto cargado no tiene las referencias a las libreras de simulacin 103

    Figura B.10. Seleccin del tipo correcto de fichero para las libreras de simulacin 103

  • Relacin de Tablas

    Tabla 3.1. Valores de las lneas de entrada, instantes de tiempo y valores esperados en las salidas 35

    Tabla 3.2. Descripcin de los estmulos para las entradas del sistema a simular 37

    Tabla 7.1. Resolucin de conflictos en los valores de las seales 85 Tabla 7.2. Descripcin de los estmulos para cada una de las

    lneas del bus DATA en la simulacin de la Figura 7.5 87

  • Tema 1 Introduccin a OrCAD Express for

    Windows 7.01

    1.1 Introduccin

    El objetivo de este primer tema es mostrar las caractersticas bsicas de OrCAD, su aplicacin al diseo y simulacin de sistemas digitales y los motivos por los que el rea de Arquitectura y Tecnologa de Computadores de la Universidad de Crdoba lo ha elegido como software para la imparticin de prcticas en las asignaturas asignadas a dicha rea en varias titulaciones oficiales de la Universidad.

    1.2 Caractersticas y posibilidades de OrCAD. Razones para su eleccin

    La eleccin de una herramienta CAD para diseo electrnico debe cubrir las necesidades de las titulaciones que se imparten en la Universidad de Crdoba. Estas necesidades son las siguientes:

    1. Realizacin del esquema elctrico del circuito: Es lo que se conoce como esquemtico del circuito, que es simplemente una representacin del esquema elctrico del mismo.

  • 16 INTRODUCCIN A ORCAD EXPRESS FOR WINDOWS 7.01

    2. Simulacin lgica y temporal del circuito: La herramienta debe ser capaz de posibilitar una simulacin del circuito no nicamente lgica (verificacin de que la funcionalidad del circuito es la correcta), sino tambin temporal (verificacin de que las especificaciones temporales del circuito se cumplen).

    3. Integracin de una herramienta de descripcin hardware y simulacin mediante lenguaje VHDL: La descripcin de un sistema hardware no tiene por qu realizarse siempre mediante esquemticos. En ocasiones es ms conveniente realizar una descripcin mediante un lenguaje de programacin expresamente diseado para esta tarea. Uno de los lenguajes ms verstiles y potentes es precisamente VHDL. OrCAD permite asimismo la simulacin de sistemas descritos mediante VHDL.

    4. Gran variedad de libreras de componentes: Es necesario que la herramienta incorpore en sus libreras cuantos ms componentes mejor, de cara a poder emplear en los diseos todos aquellos que se necesiten.

    Estos requisitos unidos a la necesidad de que a partir del esquema elctrico se pueda realizar el montaje del circuito en el laboratorio y de que esta herramienta permita el diseo de placas de circuito impreso, hicieron pensar que se deba elegir una herramienta profesional en lugar de una puramente docente. Adems para el currculum del alumnado, la eleccin de una herramienta profesional supone un valor aadido.

    Existen en el mercado varias herramientas comerciales que cumplen todos los requisitos anteriormente citados. Otra solucin es la combinacin de varias herramientas que cubren parcialmente las necesidades expuestas. Sin embargo el factor econmico reduce en gran medida las posibilidades y si adems se tiene en cuenta las publicaciones docentes y libros existentes sobre estas herramientas, las posibilidades son an mucho ms reducidas.

    En base a los criterios comentados anteriormente el rea de Arquitectura y Tecnologa de Computadores de la Universidad de Crdoba ha elegido OrCAD Express for Windows 7.01 para la realizacin de prcticas en todas aquellas asignaturas en las que imparte docencia por ser la herramienta que cubre todas las necesidades expuestas con un menor coste econmico.

  • INTRODUCCIN A ORCAD EXPRESS FOR WINDOWS 7.01 17

    1.3 Pasos para el diseo y simulacin de un sistema digital

    El proceso de diseo y simulacin en OrCAD comprende una serie de etapas que se enumeran a continuacin. Su explicacin detallada se realizar conforme se avance a travs de los temas que componen este manual.

    1. Edicin del diseo mediante el capturador de esquemticos: Para todo lo relacionado con la introduccin del diseo que se pretende realizar se emplea el capturador de esquemticos, el cual se tratar en profundidad en el Tema 2.

    1.a. Creacin de un nuevo proyecto: El proceso de diseo y simulacin comienza con la creacin de un nuevo proyecto en el que se almacenar toda la informacin relativa al diseo que se va a realizar: nombre que recibe el fichero de diseo, nombre del fichero de estmulos para la simulacin y libreras que intervienen en el diseo, tanto libreras de smbolos como de simulacin. Todos estos conceptos se aclararn en los siguientes temas.

    1.b. Edicin del diseo: Se proceder a introducir el diseo utilizando las facilidades que la herramienta de captura de esquemticos proporciona. Se dispondr de opciones para colocar los distintos componentes (puertas lgicas, registros, etc.), conectarlos, colocar entradas y salidas, etc.

    1.c. Actualizacin de las referencias de los componentes: Se realizar un proceso destinado a asignar cada componente usado en el diseo (puertas lgicas, registros, etc.) a un circuito integrado.

    1.d. Comprobacin de las reglas elctricas: Como etapa final de la edicin del diseo se realizar una comprobacin de las reglas elctricas del circuito para asegurarse de que el diseo no contiene errores de tipo elctrico.

    2. Simulacin del diseo: Una vez que todos los procesos relacionados con el diseo estn finalizados se emplear el simulador para comprobar su correcto funcionamiento. Su estudio detallado se realizar en el Tema 3.

    2.a. Creacin del fichero de estmulos: Antes de proceder a la simulacin se debe disear el patrn de estmulos que se proporcionar a las entradas del circuito, para comprobar que las salidas responden conforme a lo esperado.

  • 18 INTRODUCCIN A ORCAD EXPRESS FOR WINDOWS 7.01

    2.b. Creacin de la ventana de trazas: Se trata de un proceso mediante el cual se configura la ventana en la que se va a observar el resultado de la simulacin, incluyendo todas las seales cuya observacin sea de inters.

    2.c. Simulacin del diseo: Una vez definidos los estmulos y la ventana de trazas se procede a simular durante un intervalo de tiempo determinado. El resultado de la simulacin se podr observar en la ventana de trazas.

    Cada una de las etapas enumeradas consta de una serie de pasos que se describirn en mayor profundidad en los temas siguientes. Concretamente, los temas 2 y 3 describen en profundidad el uso del capturador de esquemticos y de la herramienta de simulacin, cubriendo profusamente las etapas anteriormente citadas.

    El resto de los temas del manual ilustra otros aspectos de OrCAD Express for Windows que son muy necesarios para el diseo de sistemas digitales de complejidad creciente. En este sentido, el Tema 4 muestra el uso de buses en los diseos. El Tema 5 ofrece la informacin necesaria para la realizacin de diseos jerrquicos. El Tema 6 ilustra algunos conceptos relacionados con el diseo de sistemas secuenciales sncronos. Finalmente, el Tema 7 muestra las particularidades del uso de seales triestado.

  • Tema 2 Introduccin al Capturador de

    Esquemticos

    2.1 Introduccin

    Este tema ilustra el manejo del capturador de esquemticos (representacin grfica del circuito), que es la herramienta encargada de permitir el diseo del sistema que se pretende simular. Su objetivo es mostrar los pasos necesarios para realizar un diseo y depurar sus errores elctricos, dejndolo listo para su simulacin, la cual se tratar en el siguiente tema.

    2.2 Creacin de un nuevo proyecto de trabajo

    En la Figura 2.1 puede observarse el entorno de OrCAD nada ms arrancar la aplicacin. En los servidores Windows 2000 de la Universidad de Crdoba, el acceso a OrCAD Express for Windows se realiza desde la opcin de men InicioProgramasElectrnicaOrcadExpress.

    El entorno incluye un men, una barra de botones a la que se har referencia con bastante frecuencia, y un rea cliente donde irn apareciendo las dems ventanas necesarias para introducir el diseo. Los botones de la barra de botones suelen ser teclas de acceso rpido a ciertos comandos del men. Siempre que se haga

  • 20 INTRODUCCIN AL CAPTURADOR DE ESQUEMTICOS

    referencia a estos botones se especificar adems el elemento de men que le corresponde.

    Figura 2.1. Entorno de trabajo de OrCAD

    Para proceder a la creacin de un nuevo proyecto sobre el que poder trabajar

    se ha de pulsar el botn (FileNew) y seleccionar OrCAD Project de la lista que se presenta a continuacin. Seguidamente aparecer la ventana que se refleja en la Figura 2.2. En esta ventana hay que rellenar tres campos:

    1. Name: Nombre que recibir el proyecto que se va a crear. Ya que el nombre dado al proyecto se emplear para crear un fichero en disco, y teniendo en cuenta que OrCAD no trabaja bien con ficheros cuyo nombre no responda a la especificacin 8.3 (8+3 caracteres separados por un punto), se recomienda que el nombre del proyecto no exceda los 8 caracteres y no incluya otros caracteres que no sean letras, nmeros o el carcter de subrayado _. En este tema se emplear PRACT como nombre de proyecto.

    2. Create a New Proyect Using: Se debe escoger PC Board Wizard.

  • INTRODUCCIN AL CAPTURADOR DE ESQUEMTICOS 21

    3. Location: Mediante el botn Browse se indicar la carpeta en el sistema de ficheros en la que se almacenarn los ficheros relacionados con el proyecto. Incluso se podrn crear nuevas carpetas empleando el botn Create Dir. Se recomienda almacenar el proyecto en alguna carpeta de la unidad W, siendo esta la unidad en la que se encuentran almacenados los datos de usuario en los servidores Windows 2000 de la Universidad de Crdoba.

    Figura 2.2. Parmetros para la generacin de un nuevo proyecto

    Una vez completados todos los campos se pulsar el botn OK para continuar. Seguidamente, aparecer la ventana mostrada en la Figura 2.3 en la que se debern seleccionar las libreras necesarias en el proyecto que se va a crear. Las libreras no son ms que ficheros que contienen informacin relativa a los componentes que se van a emplear en el diseo. Pueden ser de 2 tipos: de smbolos y de simulacin. Las libreras de smbolos son las que permiten usar los componentes en los diseos. Si se desea colocar un componente en un diseo (p.e. una puerta lgica), la librera que contenga este componente debe estar incorporada al diseo. Por otra parte, las libreras de simulacin permitirn que los componentes en el diseo puedan ser simulados. Si se quiere simular un diseo se deben incorporar al proyecto las libreras de simulacin que incluyan todos los componentes del diseo.

  • 22 INTRODUCCIN AL CAPTURADOR DE ESQUEMTICOS

    Los tipos de diseos con lo que se trabajarn habitualmente en las prcticas en las que se emplea OrCAD requieren que las siguientes libreras sean incorporadas al proyecto:

    Librera de smbolos: TTL.OLB. Libreras de simulacin: LS.VHD y ORCOMP.VHD. Se pueden seleccionar conjuntamente las dos libreras de simulacin

    manteniendo pulsada la tecla Control mientras se marcan ambas con el ratn. Una vez que se han seleccionado las libreras correspondientes, el botn Finalizar proceder a la creacin del proyecto. La representacin ante el usuario del proyecto consiste en la ventana de proyecto, la cual se representa en la Figura 2.4.

    Figura 2.3. Seleccin de libreras durante la creacin de un proyecto

    Figura 2.4. Ventana de un proyecto recin creado

  • INTRODUCCIN AL CAPTURADOR DE ESQUEMTICOS 23

    La ventana de proyecto tiene dos hojas, File y Hierarchy, de las cuales slo la primera ser tratada en este manual. Esta ventana muestra toda la informacin relativa al proyecto, especialmente los ficheros que intervienen en l. El proyecto tiene dos partes fundamentales. La primera son los recursos de diseo (Design Resources). En esta rea se almacenar todo lo relativo al diseo, desde los propios esquemticos hasta las libreras de smbolos. La segunda son los recursos de simulacin (Simulation Resources), que almacenar todo lo relativo a la simulacin, incluyendo las libreras de simulacin seleccionadas durante la creacin del proyecto.

    Importante Al cargar el proyecto debe comprobarse que las libreras estn

    incorporadas al mismo. Es muy comn que al mover el proyecto de un ordenador a otro, al no encontrarse las referencias a las libreras porque pudieran estar instaladas en una ruta distinta, el proyecto las elimine. Si el proyecto no incorpora las libreras no se podr ni aadir nuevos componentes al diseo ni realizar la simulacin. Si el proyecto ha perdido las referencias a las libreras, consltese el Apndice A para volver a colocarlas.

    En OrCAD, todo tiene su fichero asociado y el proyecto en s tambin. Al

    grabar a disco el proyecto mediante el botn (FileSave Project) se generar un fichero con extensin OPJ y nombre el mismo que se asign al campo Name de la Figura 2.2 cuando se cre el proyecto. Este fichero se almacenar en la ruta que se especific en la casilla Location de la Figura 2.2. Esa ser, a partir de ahora, la ruta en la que se deber almacenar todos los ficheros relativos al proyecto con el que se est trabajando. Al pulsar el botn de grabacin se ofrecer al usuario un dilogo que le permitir cambiar el nombre y la ruta donde se almacenar el proyecto. Se aconseja mantener los valores de nombre y ruta que ofrece por defecto, que son los que se especificaron inicialmente.

    Consejo Ya que trabajar con un proyecto implica la creacin de varios

    ficheros, es recomendable que estos ficheros tengan el mismo nombre (pero distinta extensin) que el fichero de proyecto. Esto permitir identificar rpidamente qu ficheros forman parte de un determinado proyecto.

  • 24 INTRODUCCIN AL CAPTURADOR DE ESQUEMTICOS

    2.3 Creacin de un nuevo diseo

    La creacin de un nuevo diseo para el proyecto es muy simple. Basta con

    pulsar el botn (FileNew) y seleccionar Capture Design. Acto seguido se abrir un dilogo preguntando a qu proyecto se desea asignar el nuevo diseo. Habr que seleccionar el proyecto ya creado. En ningn caso se debe escoger New Project ya que esto provocar la creacin de un nuevo proyecto, al margen del que se haba definido anteriormente.

    Una vez finalizada la creacin del nuevo diseo, habrn ocurrido dos cosas en el entorno de OrCAD. La primera de ellas es que la ventana de proyecto se ha modificado, quedando tal y como muestra la Figura 2.5. Dentro de los recursos de diseo ha aparecido un nuevo rbol bajo el nombre .\design1. Este rbol almacena todo lo relacionado con los esquemticos del diseo. As pues, cada vez que se desee acceder a algn esquemtico en particular del diseo, ser ah donde habr que buscarlo. El nombre design1 es el nombre por defecto que recibe el fichero asociado al diseo recin creado (design1.dsn).

    Figura 2.5. Ventana de proyecto una vez que se ha creado un nuevo diseo

    La segunda es que habr aparecido una ventana correspondiente a una hoja de esquemtico vaca, lista para comenzar a introducir el diseo. Dicha hoja es la que en la ventana de proyecto est referenciada como PAGE1 dentro de SCHEMATIC1. Haciendo doble clic sobre este elemento se podr volver a abrir dicha pgina en cualquier momento. Asimismo, a la derecha del entorno aparece una barra de botones que es la que va a permitir la introduccin de elementos en el

  • INTRODUCCIN AL CAPTURADOR DE ESQUEMTICOS 25

    esquemtico. La barra de botones de los esquemticos se muestra en la Figura 2.6. Los botones de la barra se irn describiendo conforme sean necesarios a lo largo de este manual.

    Figura 2.6. Barra de botones para la introduccin de esquemticos

    2.4 Introduccin del esquemtico

    Para ilustrar el funcionamiento de esta herramienta se propone la realizacin de un sencillo diseo consistente en la comprobacin de la tabla de verdad de dos puertas lgicas AND y OR de dos entradas. As pues, se necesitarn dos entradas de datos (A y B), dos salidas de datos, una para cada puerta lgica (Y y O), dos puertas lgicas de dos entradas (una AND y una OR) y los hilos necesarios para unirlo todo. El resultado final debe quedar como muestra la Figura 2.7.

    Figura 2.7. Esquemtico correspondiente a un diseo que incluye una puerta AND y una puerta OR de dos entradas

    La colocacin de las puertas lgicas se realizar a travs del dilogo de

    colocacin de componentes, al cual se accede a travs del botn . Dicho dilogo se muestra en la Figura 2.8. Para colocar un componente se ha de conocer previamente cual es su referencia e indicarla en la casilla Part. Una vez localizada en la lista deslizante habr que marcarla y se podr observar su forma para comprobar que efectivamente es el componente que se desea colocar. La referencia de la puerta AND de dos entradas es 74LS08, mientras que la de la puerta OR de dos

  • 26 INTRODUCCIN AL CAPTURADOR DE ESQUEMTICOS

    entradas es 74LS32. Una vez seleccionado el componente que se va a colocar se pulsa el botn OK y se coloca sobre el punto deseado del esquemtico.

    Consejo Debe procurarse realizar un diseo visualmente atractivo, ya

    que as se podr realizar una interpretacin del mismo con menos esfuerzo. Esto incluye una disposicin adecuada de los componentes. Habitualmente se tiende a solapar incomprensiblemente los componentes pese a contar con espacio suficiente en el esquemtico. Esta tcnica ocasiona frecuentemente conexiones errneas y complica los diseos. Por tanto, siempre es recomendable agrandar el tamao del esquemtico a amontonar los componentes.

    El tamao de la hoja del esquemtico se controla en la opcin de men OptionsSchematic Page Properties, hoja Page Size, seleccionando un tamao desde A (ms pequeo) hasta E (ms grande).

    Figura 2.8. Seleccin de componentes para su colocacin en el esquemtico

  • INTRODUCCIN AL CAPTURADOR DE ESQUEMTICOS 27

    Respecto a las entradas y salidas, se emplearn unos elementos denominados

    ports. Su colocacin se realiza a travs del botn . Este botn da acceso a un cuadro de dilogo que permite escoger entre diferentes tipos de ports, de los cuales nicamente sern de inters dos de ellos:

    PORTRIGHT_R: Se utilizar este port para colocar una lnea de entrada en el diseo.

    PORTLEFT_L: Se utilizar este port para colocar una lnea de salida en el diseo.

    Una vez que se han colocado tantos ports como son necesarios, cada uno del tipo correcto, se les debe cambiar el nombre para poder identificarlos posteriormente en la simulacin. Para cambiarle el nombre a un port basta con hacer doble clic sobre l e introducir el nuevo nombre. En el ejemplo que se est desarrollando, los ports de entrada deben recibir los nombres A y B, mientras que los ports de salida deben llamarse Y y O.

    Consejo Los nombres que se asignen a los ports pueden generar

    numerosos problemas si no se escogen cuidadosamente. As pues sgase siempre esta norma y se evitarn problemas:

    Utilcense slo letras MAYUSCULAS. Pueden emplearse nmeros slo cuando no estn situados al

    final del nombre. El carcter de subrayado _ tambin est permitido. Evtese por todos los medios cualquier carcter que no est

    incluido entre los citados anteriormente. Interrogaciones, espacios, comillas, guiones, signos de suma o divisin, asteriscos, la letra y los acentos son fuente ms que segura de problemas.

    Una vez colocados los componentes y los ports slo queda unir con hilos

    todos los elementos. El botn da acceso a la herramienta de colocacin de hilos. Su manejo es muy sencillo y se aprende rpidamente con su uso. Las conexiones entre hilos se realizan automticamente, es decir, si se coloca un extremo de un hilo en mitad de otro existente se conseguir crear una conexin entre ambos. Dicha conexin estar representada por un punto de color rosa que se denomina junction. Para que dos hilos estn conectados este punto debe estar en la interseccin de ambos. Si por alguna razn la junction no aparece, siempre se podr colocar

    usando el botn . Igualmente, el mismo botn permitir eliminar junctions no

  • 28 INTRODUCCIN AL CAPTURADOR DE ESQUEMTICOS

    deseadas. Existe la posibilidad de dejar un hilo al aire en el esquemtico. Basta con hacer doble clic en una zona despejada del mismo.

    Una vez que se ha completado la introduccin del diseo se proceder a

    grabar ste en disco, empleando para ello el botn (FileSave) situado en la barra de botones superior. El sistema preguntar el nombre que se le quiere dar al diseo y la ruta donde se va a almacenar. Como se ha comentado anteriormente, es altamente recomendable almacenar el fichero de diseo en la misma ruta en la que se guard el fichero de proyecto, para tenerlos todos localizados. Asimismo, es tambin recomendable asignarle el mismo nombre que el dado al proyecto, aunque respetando su extensin (DSN). La Figura 2.9 muestra la ventana de proyecto despus de grabar el diseo. El fichero de diseo ha sido salvado con el nombre PRACT.DSN, mientras que el fichero de proyecto recibi el nombre PRACT.OPJ.

    Figura 2.9. Ventana de proyecto una vez salvado el diseo

    En realidad, no es necesario ni recomendable esperar a terminar el diseo para salvarlo a disco. Debe tomarse la sana costumbre de grabar el progreso realizado en el diseo cada 5 o 10 minutos, minimizando de esta forma la prdida de datos que originara un fallo en el sistema que acabara con la terminacin anormal de OrCAD Express for Windows.

  • INTRODUCCIN AL CAPTURADOR DE ESQUEMTICOS 29

    Importante Ya se ha comentado lo recomendable que es dar al diseo el

    mismo nombre que al proyecto. Sin embargo, esto es slo una recomendacin y no una norma. El diseo puede recibir cualquier nombre siempre que se ajuste al formato 8.3.

    Sin embargo, por comodidad se tiende a nombrar el diseo con el nombre por defecto design1. Este nombre es fuente continua de problemas durante la simulacin por lo que se recomienda encarecidamente evitarlo a toda costa. Siempre que sea posible se nombrar al diseo con el mismo nombre que el proyecto, o sino de otra forma, pero nunca se le dar el nombre design1.

    2.5 Actualizacin de las referencias de los componentes

    Una vez finalizado el diseo es necesario realizar un proceso conocido como actualizacin de las referencias de los componentes. Puede observarse que cualquier componente que se coloca en el diseo va acompaado de los caracteres U? o U?A. Estos caracteres constituyen la referencia del componente. Para proceder a la simulacin es necesario que cada componente reciba una referencia nica. As pues, el proceso de actualizacin de las referencias de los componentes se encarga de realizar el proceso de transformar los smbolos ? de las referencias en un nmero. Al final de dicho proceso, cada componente habr recibido una referencia nica que adems indica a qu circuito integrado se ha asignado.

    Por ejemplo, el circuito integrado 74LS08 es en realidad un circuito que incorpora 4 puertas AND de 2 entradas. As pues, si hay 6 puertas AND de 2 entradas en el diseo, se emplearn 2 circuitos integrados 74LS08. A las puertas se les asignarn las referencias U1A, U1B, U1C, U1D, U2A y U2B, siempre y cuando sean los nicos componentes en el diseo, ya que los nmeros pueden variar en funcin de cuantos componentes y de qu tipo haya presentes en el diseo.

    El proceso de actualizacin de las referencias de los componentes es muy sencillo de realizar. Basta con seleccionar el diseo en la ventana de proyecto y

    pulsar el botn (ToolsUpdate Part References), el cual dar acceso al cuadro de dilogo que se muestra en la Figura 2.10. En l que se aceptarn las opciones por defecto (Update entire design, Incremental referente update). Pulsando el botn OK el proceso se realizar automticamente.

  • 30 INTRODUCCIN AL CAPTURADOR DE ESQUEMTICOS

    Figura 2.10. Actualizacin de las referencias de los componentes

    Para comprobar que el proceso se ha realizado sin problemas se ha de consultar la ventana Session Log. La ventana Session Log est siempre presente en el entorno de OrCAD y muestra el resultado de cualquier proceso que se realice. Comprobar su estado para ver si el proceso que se acaba de realizar ha generado algn error es primordial antes de continuar con la siguiente etapa.

    Finalmente, hay que tener bien claro que el proceso de actualizacin de las referencias de los componentes es necesario nica y exclusivamente cuando se han aadido nuevos componentes al diseo y por lo tanto existen en el diseo componentes con referencias U? o U?A. Si el diseo se ha retocado pero no se ha aadido ningn componente, puede pasarse directamente a la etapa siguiente sin necesidad de realizar la actualizacin de las referencias de los componentes.

    2.6 Comprobacin de las reglas elctricas

    El ltimo paso de la realizacin del diseo consiste en realizar una revisin automtica del mismo en busca de errores de tipo elctrico, esto es, hilos no conectados, entradas de componentes al aire, salidas de componentes conectadas entre s, etc.

    Para ello se realizar el proceso de comprobacin de las reglas elctricas

    (conocido de forma abreviada como DRC), empleando el botn (ToolsDesign Rules Check) de la barra de herramientas superior (para que el botn est activo el diseo tiene que estar seleccionado en la ventana de proyecto). Se abrir entonces un dilogo, representado en la Figura 2.11, en el que se han de

  • INTRODUCCIN AL CAPTURADOR DE ESQUEMTICOS 31

    seleccionar las siguientes opciones en el bloque Report de la hoja Design Rules Check:

    Check hierarchical port connections. Report identical part references. Report type mismatch parts. Check unconnected nets. Una vez marcadas todas las casillas se pulsar el botn Aceptar y el proceso

    comenzar, completndose en breve. Los resultados de dicho proceso pueden observarse en la ventana Session Log, donde se dar una relacin de los errores (error) o advertencias (warning) presentes en el diseo con indicacin de sus coordenadas. Las coordenadas referencian el punto exacto del esquemtico correspondiente donde se ha localizado el error o advertencia y son visibles en la esquina inferior derecha del entorno de OrCAD mientras se desplaza el ratn por encima de la ventana de un esquemtico. El Apndice C muestra una relacin de los errores y advertencias ms comunes, sus causas y su solucin.

    Figura 2.11. Comprobacin de las reglas elctricas del diseo

  • 32 INTRODUCCIN AL CAPTURADOR DE ESQUEMTICOS

    Si el proceso de comprobacin de las reglas elctricas genera errores o advertencias hay que corregirlos antes de continuar el proceso, puesto que es ms que probable que la simulacin no se efecte con normalidad.

    Importante Es de suma importancia revisar la ventana Session Log al

    finalizar la comprobacin de las reglas elctricas. OrCAD suele avisar mediante un mensaje de que se han producido errores en el diseo, pidiendo permiso para mostrar el Session Log por s solo.

    Sin embargo, en muchsimas ocasiones, pese a existir errores de bulto en el diseo los cuales quedan reflejados en el Session Log, OrCAD no avisa de su presencia por lo que, si el Session Log no se revisa por norma despus de comprobar las reglas elctricas, se pasar a simular obteniendo fallos y perdiendo tiempo que podra haberse ahorrado con la simple inspeccin ocular del Session Log.

    2.7 Ejecucin del simulador

    Cuando el diseo se considera finalizado y libre de errores se proceder a la simulacin del mismo. Para ello se deber seleccionar la opcin de men ToolsSimulate la cual comenzar un proceso denominado creacin del netlist. El netlist es una representacin del diseo en un lenguaje de programacin para descripcin hardware denominado VHDL. Este proceso es automtico y transparente al usuario.

    Despus de finalizar la creacin del netlist se abre un dilogo, representado en la Figura 2.12, que permite seleccionar el tipo de simulacin que se va a realizar. Debe seleccionarse siempre el tipo de simulacin In Design. Posteriormente se pulsa el botn OK lo que da acceso al simulador, el cual se tratar en el prximo tema.

    Figura 2.12. Seleccin del tipo de simulacin

  • Tema 3 Introduccin al Simulador

    3.1 Introduccin

    En este tema se contina la labor que se inici en el tema anterior. Si bien el Tema 2 trat la realizacin de un diseo sencillo, ste abordar los pasos necesarios para la simulacin del mismo. Su objetivo es que al final del mismo el lector sea capaz de disear y simular por s mismo diseos sencillos.

    3.2 El entorno de simulacin

    El Apartado 2.7 ilustraba la forma de ejecutar el simulador con el objeto de comprobar el funcionamiento de un diseo realizado en el capturador de esquemticos. Siguiendo los pasos descritos en el mismo se produce la ejecucin automtica del simulador. Una vez cargado el entorno de simulacin se abre automticamente el dilogo representado en la Figura 3.1, pidiendo confirmacin para abrir el proyecto que se va a simular, a lo que hay que responder afirmativamente.

    Una vez que se abre el proyecto se pone a disposicin del usuario el entorno de simulacin de OrCAD, el cual puede apreciarse en la Figura 3.2. El entorno es muy similar al del capturador de esquemticos, incluyendo un men, una barra de botones y una ventana Session Log donde, en caso de producirse algn error durante la carga del proyecto, podr verse su descripcin. Debe tenerse claro que lo que se

  • 34 INTRODUCCIN AL SIMULADOR

    acaba de abrir es el entorno de simulacin, el cual se parece mucho visualmente al capturador de esquemticos pero es otra aplicacin completamente distinta, y as quedar reflejado en la barra de tareas de Windows ya que habr dos ventanas de OrCAD: el capturador de esquemticos (OrCAD Express for Windows) y el entorno de simulacin (OrCAD Express Simulate for Windows). Cualquier operacin que se desee realizar con el diseo deber hacerse utilizando el capturador de esquemticos, no el entorno de simulacin.

    Figura 3.1. Confirmacin de la apertura del proyecto para su simulacin

    Figura 3.2. Entorno de simulacin de OrCAD

  • INTRODUCCIN AL SIMULADOR 35

    3.3 Creacin de los estmulos

    Antes de realizar la simulacin se deben preparar lo que se llaman los estmulos. Para comprobar el correcto funcionamiento del sistema se le deben suministrar datos a sus entradas y comprobar que las salidas actan como se espera. El acto de suministrarle al sistema datos a sus entradas se conoce como estimular las entradas y los datos en s mismos se conocen como estmulos. En este apartado se vern los pasos para crear los estmulos necesarios para el diseo sencillo que se realiz en el Tema 2.

    Previamente a introducir los estmulos en el simulador se debe realizar una planificacin muy precisa de qu entradas se van a suministrar al sistema y en qu instantes de tiempo. Teniendo en cuenta que el sistema consta de una puerta AND y una puerta OR de dos entradas, lo ideal sera probar todas las posibles combinaciones de entrada de las dos puertas. Ya que slo son dos bits de entrada los que tiene cada puerta las combinaciones a probar sern 00, 01, 10 y 11. Pero no slo las combinaciones de entrada definen los estmulos. Es evidente que las combinaciones de entrada habr que probarlas una a una, dejando tiempo entre una y otra para que el sistema ofrezca el valor de salida. Es por ello que se va a definir un intervalo entre combinaciones de 100 ns. La Tabla 3.1 recoge toda la informacin necesaria para disear los estmulos. Adems, se incluye la respuesta del sistema esperada para comprobar que el resultado es correcto.

    Instante de tiempo

    Entrada A

    Entrada B

    Valor esperado para la salida Y

    Valor esperado para la salida O

    0 ns 0 0 0 0 100 ns 0 1 0 1 200 ns 1 0 0 1 300 ns 1 1 1 1

    Tabla 3.1. Valores de las lneas de entrada, instantes de tiempo y valores esperados en las salidas

    Una vez diseados los estmulos tienen que ser introducidos en el simulador mediante lo que se conoce como el editor de estmulos, al cual se accede a travs de la opcin de men StimulusNew Interactive. La Figura 3.3 muestra el entorno del editor de estmulos.

    El editor de estmulos tiene tres hojas: Absolute, Relative y Clock aunque para el diseo que se est realizando slo ser de inters la hoja Absolute. En ella se introducir la descripcin de los estmulos para el diseo. Sin embargo, antes de abordar la introduccin de los estmulos hay que aprender la codificacin que stos reciben para poder indicrsela correctamente al editor de estmulos. Como ya se ha

  • 36 INTRODUCCIN AL SIMULADOR

    comentado anteriormente, un estmulo aplicado a una lnea viene definido por el valor que ha de tomar la lnea y el instante de tiempo en el que debe tomar dicho valor. As pues, una descripcin sencilla de los estmulos para la entrada A podra ser la siguiente:

    Poner a valor 0 en el instante de tiempo 0 ns Poner a valor 0 en el instante de tiempo 100 ns Poner a valor 1 en el instante de tiempo 200 ns Poner a valor 1 en el instante de tiempo 300 ns

    Figura 3.3. Editor de estmulos

    Sin embargo, puede comprobarse fcilmente cmo los estmulos segundo y cuarto son redundantes. No tiene sentido poner la lnea a valor 0 en 100 ns si ya estaba puesta a 0 anteriormente. Lo mismo ocurre en el cuarto estmulo, poniendo a 1 la lnea en 300 ns si ya estaba a ese valor desde los 200. As pues, una descripcin ms adecuada para los estmulos de la entrada A es la siguiente:

    Poner a valor 0 en el instante de tiempo 0 ns Poner a valor 1 en el instante de tiempo 200 ns

    Por su parte, la entrada B necesitar cuatro estmulos:

  • INTRODUCCIN AL SIMULADOR 37

    Poner a valor 0 en el instante de tiempo 0 ns Poner a valor 1 en el instante de tiempo 100 ns Poner a valor 0 en el instante de tiempo 200 ns Poner a valor 1 en el instante de tiempo 300 ns

    Para introducir los estmulos en el editor de estmulos primero se ha de seleccionar la entrada que se va a estimular. Esto se realiza pulsando el botn Browse y seleccionando la lnea de entrada. Una vez seleccionada se introducen todos los estmulos para esa entrada antes de pasar a la siguiente. El proceso para introducir los estmulos para una entrada en concreto consiste en indicar en la casilla Set to el valor del estmulo y en la casilla At Time el instante de tiempo, pulsando seguidamente el botn Add con lo que se crear una nueva lnea en la lista Stimulus Descriptions. Este proceso se debe repetir para cada uno de los estmulos de la lnea y slo cuando se hayan introducido todos los estmulos se deber pulsar de nuevo el botn Browse para seleccionar la siguiente entrada a estimular. Una vez que se hayan introducido todos los estmulos para todas las entradas se pulsar el botn Aceptar para cerrar el editor de estmulos. La Tabla 3.2 muestra la descripcin de los estmulos para las entradas A y B tal y como deben quedar finalmente.

    Lnea de entrada A Lnea de entrada B + Set to 0 at time 0 + Set to 1 at time 200

    + Set to 0 at time 0 + Set to 1 at time 100 + Set to 0 at time 200 + Set to 1 at time 300

    Tabla 3.2. Descripcin de los estmulos para las entradas del sistema a simular

    Importante Los estmulos son, por lo general, valores que se aplican a las

    seales de entrada en instantes de tiempo determinados. Ocasionalmente, puede ser interesante la estimulacin de una lnea intermedia en un diseo. Incluso hay ocasiones muy particulares en las que se estimulan las salidas de un sistema para realizar una comprobacin determinada. Sin embargo, lo habitual es estimular slo las lneas de entrada, por lo que no se debe tratar de estimular otra lnea que no sea una entrada, salvo con un propsito muy determinado.

    Cuando se pulsa el botn Aceptar del editor de estmulos aparece la ventana de la Figura 3.4 que es lo que se conoce como la ventana de estmulos. En ella se reflejan las lneas estimuladas. Inmediatamente aparece el dilogo mostrado en la Figura 3.5 solicitando permiso para cargar los estmulos recin diseados en la

  • 38 INTRODUCCIN AL SIMULADOR

    simulacin, a lo que hay que responder afirmativamente. Este es un concepto importante: para que los estmulos estn activos en la simulacin deben estar abiertos y cargados. Los estmulos estarn abiertos siempre que la ventana de la Figura 3.4 sea visible y estarn cargados siempre y cuando la barra de ttulo de la Figura 3.4 incluya el texto (Loaded). Si por cualquier razn alguna vez se llegara al punto de que los estmulos no estuvieran cargados se debern cargar mediante la opcin de men StimulusLoad Interactive.

    Figura 3.4. Ventana de estmulos

    Figura 3.5. Confirmacin de la carga de los estmulos en la simulacin

    Si en algn momento fuera necesario editar los estmulos creados puede

    hacerse utilizando el botn de la barra de herramientas (StimulusEdit Interactive).

    Importante Aunque se ha comentado anteriormente se repite aqu debido a

    su importancia: la ventana de estmulos debe permanecer siempre abierta. Cerrar la ventana de estmulos significa que no habr estmulos disponibles para el diseo durante la simulacin.

  • INTRODUCCIN AL SIMULADOR 39

    Como todo en OrCAD, los estmulos tambin se almacenan en fichero. As pues, una vez introducidos los estmulos el fichero debe grabarse utilizando el botn

    (FileSave) de la barra de herramientas. Asegurarse antes de pulsar dicho botn de que la ventana de estmulos es la ventana activa dentro del entorno de simulacin. Se abrir un cuadro de dilogo solicitando un nombre de fichero y una ruta donde almacenarlo. Como siempre, se emplear el mismo nombre y ruta que se ha utilizado para el fichero de proyecto y el de diseo aunque respetando la extensin del fichero (STM para los ficheros de estmulos). As pues, el fichero de estmulos deber nombrarse PRACT.STM. Una vez grabado el fichero, aparece automticamente el dilogo de la Figura 3.6, solicitando incorporar el fichero de estmulos al proyecto. Se debe responder que s, ya que de esta forma el fichero de estmulos quedar asociado al proyecto, por lo que cuando se abra el proyecto para simular en las siguientes ocasiones se preguntar al usuario si desea cargar los estmulos, lo cual resulta mucho ms cmodo que buscar el fichero de estmulos y cargarlo por cuenta propia.

    Figura 3.6. Incorporacin del fichero de estmulos al proyecto

    Importante A pesar de que el prrafo anterior comentaba la importancia de

    grabar el fichero de estmulos se coloca aqu este recuadro para recalcar su trascendencia. Ocurre con una frecuencia extraamente elevada que los usuarios tienen la contraproducente costumbre de no grabar el fichero de estmulos. Este hecho les obliga a introducir los estmulos cada vez que acceden al simulador, con la consiguiente prdida de tiempo y esfuerzo aadido que ello supone.

    Esto puede evitarse simplemente grabando los estmulos, tal y como se ha descrito, en el momento en que se terminan de introducir.

    Finalmente, la Figura 3.7 muestra la ventana de proyecto tal y como queda despus de incorporarle el fichero de estmulos. Si en algn momento la ventana de estmulos se cerrara por equivocacin podr volver a abrirse haciendo doble clic sobre el icono pract.stm de la ventana de proyecto. Ntese que sta es la ventana de proyecto del simulador, no del capturador de esquemticos, por lo que si se desea

  • 40 INTRODUCCIN AL SIMULADOR

    hacer cualquier operacin con el diseo habr que cambiar de aplicacin y seleccionar el capturador de esquemticos de la barra de tareas de Windows.

    Figura 3.7. Ventana de proyecto despus de incorporarle el fichero de estmulos

    3.4 Creacin de la ventana de trazas

    La ventana de trazas es donde se podr apreciar el resultado de la simulacin que se va a realizar. Consiste en una ventana que representa las seales cuya evolucin a lo largo del tiempo se desea observar en la simulacin. La ventana de trazas se debe crear expresamente para incluir las seales que interesan y slo las que interesan. Incluir en la ventana de trazas menos seales de las necesarias har que la simulacin est incompleta. Incluir ms de las necesarias har difcil ver los valores de las que realmente son importantes. Para crear la ventana de trazas se debe usar la opcin de men TraceNew Wave Window lo cual provocar la aparicin del dilogo mostrado en la Figura 3.8.

    Este dilogo es el editor de la ventana de trazas y permitir seleccionar las seales que se desea incorporar a dicha ventana de trazas. Su manejo es muy sencillo. En la lista de la esquina inferior izquierda (Signals in Context) se encuentran todas las seales que existen en el diseo que se realiz en el Tema 2. Las que estn precedidas del smbolo son entradas o salidas, mientras que las que estn precedidas del smbolo son seales internas del diseo. Las seales que se deseen tener en la ventana de trazas se deben pasar a la lista de la esquina inferior derecha (Selected Signals). Los botones que hay entre ambas listas tienen la siguiente funcionalidad:

    : Las seales marcadas en la lista de la izquierda se incorporan a la ventana de trazas.

  • INTRODUCCIN AL SIMULADOR 41

    : Todas las seales de la lista de la izquierda se incorporan a la ventana de trazas.

    : Las seales marcadas en la lista de la derecha se eliminan de la ventana de trazas.

    : Todas las seales de la lista de la derecha se eliminan de la ventana de trazas.

    Figura 3.8. Editor de la ventana de trazas

    En el caso del diseo que se realiz en el Tema 2, las seales que deben estar en la ventana de trazas son claramente las entradas A y B, as como las salidas Y y O. Como norma general siempre interesar tener en la ventana de trazas todas las entradas y salidas del sistema, y ocasionalmente ser de inters observar alguna de las seales internas, especialmente cuando se trata de detectar un fallo en el diseo.

    Las seales en la ventana de trazas estarn ordenadas tal y como aparezcan en la lista de la esquina inferior derecha. Para desplazar una seal se la debe seleccionar

    en la lista y utilizar los botones y para colocarla en el lugar deseado, aunque posteriormente las seales de la ventana de trazas se podrn reordenar arrastrndolas a la posicin que se desee.

  • 42 INTRODUCCIN AL SIMULADOR

    Una vez que se han seleccionado las seales y se han ordenado convenientemente se puede pulsar el botn OK para crear la ventana de trazas, la cual aparecer con la forma representada en la Figura 3.9. Puede apreciarse que la ventana de trazas cubre un espacio de tiempo durante la simulacin de 12.000 ns. Sin embargo, se han definido estmulos slo hasta los 300 ns. Teniendo en cuenta que es un sistema combinacional (las salidas dependen nica y exclusivamente de los valores de las entradas), cuando las entradas se estabilicen se estabilizarn asimismo las salidas (en realidad las salidas se estabilizarn transcurrido un tiempo adicional que se corresponde con el retardo de propagacin de los componentes). Por lo tanto se puede deducir que, con toda seguridad, en la simulacin no ocurrir nada interesante a partir de los 500 ns (300 ns ms un tiempo de margen para que el circuito responda a la ltima combinacin de valores de entrada). Para poder apreciar la simulacin con detalle ser necesario cambiar la escala de tiempo de la ventana de trazas y tratar de ajustarla lo ms posible al intervalo entre 0 y 500 ns,

    que es el que se desea observar. Esto puede hacerse con los botones y situados en la barra de botones del simulador.

    Figura 3.9. Ventana de trazas

    Si en algn momento fuera necesario editar la ventana de trazas puede

    hacerse utilizando el botn de la barra de herramientas (TraceEdit Signal Traces).

    Importante A diferencia de otros muchos conceptos en OrCAD, la ventana

    de trazas no tiene fichero asociado. Esto quiere decir que la ventana de trazas no se graba a disco. Para no perderla es muy importante no cerrarla nunca. Si la ventana de trazas se cierra deber ser creada de nuevo.

    Al igual que ocurre con los estmulos, es asombrosamente frecuente la insana costumbre de los usuarios de cerrar la ventana de trazas, a veces incluso antes de simular. Esta accin supone una prdida de tiempo ya que la ventana de trazas deber volver a crearse.

  • INTRODUCCIN AL SIMULADOR 43

    3.5 Simulacin del diseo

    El paso final consiste en realizar la simulacin. Para ello, hay que asegurarse que los estmulos estn cargados (la ventana de estmulos est abierta y en su ttulo aparece la palabra Loaded) y la ventana de trazas est disponible. Para comenzar la

    simulacin se puede hacer a travs del botn de la barra de botones o bien utilizando la opcin de men SimulateRun. En este caso no son equivalentes puesto que el botn de la barra de botones realizar una simulacin de 10.000 ns (este parmetro es configurable), mientras que la opcin de men solicita a travs de un dilogo la duracin de la simulacin que se va a realizar. En el caso de la simulacin para el diseo presentado en el Tema 2, ya se vio en el apartado anterior que el intervalo de tiempo de la simulacin que ser de inters est entre los 0 y los

    500 ns, muy inferior a los 10.000 ns que simula por defecto el botn , por lo que se recomienda, en este caso, simular a travs de la opcin de men.

    Una vez que se selecciona la opcin de men se muestra el dilogo de la Figura 3.10 solicitando el tiempo de simulacin. La primera vez que se simula aparecen dos dilogos antes del de la Figura 3.10. El primero indica que el proyecto ha sido modificado (como consecuencia de la inclusin del fichero de estmulos) y que por lo tanto se va a recargar. El segundo solicita permiso para cargar el fichero de estmulos. Hay que responder afirmativamente a ambos. En el dilogo de la Figura 3.10 se debe indicar 500 ns como tiempo de simulacin. Al pulsar el botn OK la ventana de trazas muestra la evolucin de los valores de las seales incorporadas a la misma hasta el instante de simulacin 500 ns. La Figura 3.11 muestra la ventana de trazas una vez que se ha realizado la simulacin.

    La observacin de la ventana de trazas es crucial para determinar si el diseo responde a las expectativas o no. En este caso se trata de comprobar la salida de dos puertas de dos entradas. La primera de ellas realiza la funcin lgica Y = AB (puerta AND de 2 entradas), mientras que la segunda realiza la funcin lgica O = A+B (puerta OR de 2 entradas). Puede apreciarse cmo la salida Y permanece inactiva hasta que ambas seales de entrada, A y B toman el valor 1, momento en el que Y pasa a valer 1. Igualmente, la salida O toma valor 1 siempre y cuando alguna de las seales de entrada A o B tomen el valor 1. En el caso de obtenerse la salida esperada, como aqu ocurre, puede darse por finalizado el proceso de diseo y simulacin.

  • 44 INTRODUCCIN AL SIMULADOR

    Figura 3.10. Seleccin de la duracin de la simulacin

    Figura 3.11. Ventana de trazas con la simulacin correspondiente al diseo de la Figura 2.7

    Un concepto importante durante la simulacin es el instante actual de simulacin. Si se ha simulado un diseo hasta los 500 ns, el instante actual de simulacin est en 500 ns. Esto quiere decir que si se vuelve a simular, pulsando el

    botn o a travs de la opcin de men SimulateRun, se simular a partir de los 500 ns, no a partir de 0. Si lo que se desea es simular de nuevo desde el principio, o lo que es lo mismo, fijar el instante actual de simulacin a cero, debe

    pulsarse el botn de la barra de botones (SimulateRestart). Es lo que se conoce como reiniciar la simulacin. El valor del instante actual de simulacin est siempre indicado a la derecha de la barra de estado del programa, en la parte inferior de la pantalla.

    Por otra parte, destacar que el botn simula inicialmente 10.000 ns, pero cuando el instante actual de simulacin no es 0, simular por el mismo tiempo que la ltima simulacin que se hizo. Esto es, si el instante actual de simulacin es 0 y se simula a travs de la opcin de men SimulateRun 1000 ns, el instante actual de simulacin pasa a ser 1000 ns. Si ahora se pulsa el botn , se simularn 1000 ns ms, fijando el instante actual de simulacin en 2000 ns.

  • INTRODUCCIN AL SIMULADOR 45

    Consejo Es posible simular sin crear previamente la ventana de trazas.

    De hecho, en muchas ocasiones ocurre que se olvida crear expresamente la ventana de trazas y se procede a simular el diseo. En este caso la ventana de trazas se crea automticamente incluyendo todas las seales del diseo. Se crea adems otra ventana del tipo List Window que contiene la misma informacin que la ventana de trazas pero en formato texto.

    Se recomienda que la ventana de trazas se cree expresamente para la simulacin ya que, conforme crece la complejidad del diseo, ms seales se aadirn a la ventana de trazas creada automticamente a la hora de simular, complicando la observacin de las seales que realmente interesan.

    Importante

    Ya se ha advertido de la importancia de no cerrar en ningn momento ni la ventana de estmulos ni la de trazas. Esto es aplicable incluso cuando se pretende cerrar el simulador, lo cual quiere decir que para cerrar el simulador no se debe hacer de forma ordenada, cerrando primero todas las ventanas del simulador y por ltimo el simulador en s. El simulador debe cerrarse directamente, sin cerrar en ningn momento las ventanas de estmulos y de trazas en su interior. Slo de esta forma se tendrn disponibles ambas ventanas cuando el simulador se vuelva a ejecutar.

    Relacionado con esto, a la hora de cerrar tanto el simulador como el capturador de esquemticos, se preguntar al usuario si se desean guardar los cambios hechos al proyecto, a lo que se debe responder afirmativamente.

    3.6 Correccin de errores

    Si el resultado de la simulacin revela errores, stos pueden ser bsicamente de dos tipos: debidos a los estmulos o debidos a un diseo errneo. Los errores debidos a los estmulos son fciles de identificar observando nicamente las seales de las entradas. Si estas no responden a los estmulos que se disearon es evidente que hay que revisar los estmulos. Sin embargo, si las seales de entrada evolucionan como se espera y son las salidas del sistema las que no responden adecuadamente, lo ms probable es que el error est en el diseo.

  • 46 INTRODUCCIN AL SIMULADOR

    En el caso de que sean los estmulos los que estn mal diseados la solucin

    es acudir de nuevo al editor de estmulos ( , StimulusEdit Interactive) corrigiendo los errores detectados. Al cerrar el editor de estmulos se mostrar el dilogo de la Figura 3.12 haciendo notar que los estmulos han cambiado y que por lo tanto se deben cargar de nuevo, para lo cual basta con pulsar el botn Si.

    Seguidamente, y si no se ha reiniciado la simulacin previamente ( , SimulateRestart), aparecer el dilogo de la Figura 3.13 informando de que el instante de simulacin actual no es cero y por lo tanto puede ser necesario reiniciar la simulacin para que sta funcione adecuadamente.

    Figura 3.12. Confirmacin de la carga de los estmulos cuando se han modificado

    Figura 3.13. Indicacin de que el instante actual de simulacin no es 0

    Si el error se localiza en el diseo se deber volver al capturador de esquemticos para corregirlo siguiendo los pasos descritos a continuacin:

    5. Revisar el diseo en busca de la fuente de problemas. La simulacin realizada habr ofrecido suficiente informacin como para localizar el error. Si no es as, incorporar a la simulacin todas aquellas seales que permitan determinar la localizacin exacta de la fuente de error.

    6. Una vez localizada la fuente de problemas, corregir el diseo.

    7. Si para solucionar el error es necesario introducir algn componente nuevo habr que realizar el proceso de actualizacin de las referencias de

  • INTRODUCCIN AL SIMULADOR 47

    los componentes descrito en el Apartado 2.5, pero si no se ha introducido ningn componente nuevo este proceso no es necesario.

    8. Una vez hechos los cambios al diseo, realizar la comprobacin de las reglas elctricas descrita en el Apartado 2.6 prestando especial atencin a los resultados mostrados en la ventana Session Log.

    9. Ejecutar nuevamente la herramienta de simulacin mediante la opcin de men ToolsSimulate.

    Importante Cuando se realizan cambios al diseo despus de haberlo

    simulado, la herramienta de simulacin permanece abierta salvo que se haya cerrado expresamente. En estas circunstancias, cuando se lanza de nuevo el simulador lo que ocurre es que se activa el mismo simulador que ya permaneca abierto. Este simulador tiene cargado el netlist (la versin del diseo para su simulacin) anterior a las modificaciones, por lo que, cuando se vuelva a simular, se reproducirn los mismos errores que haba. Hay dos soluciones para este problema:

    Cerrar el simulador expresamente antes de hacer ningn cambio en el diseo.

    Cuando el simulador vuelva a aparecer despus de utilizar la opcin de men ToolsSimulate recargar el proyecto expresamente utilizando la opcin del men del simulador SimulateReload Project.

  • Tema 4 Utilizacin de Buses en los Diseos

    4.1 Introduccin

    En este tema se trata el concepto de bus y su aplicacin al diseo y simulacin de sistemas digitales. Su utilizacin de forma inteligente ahorra cableado en los diseos a la vez que permite agrupar lneas relacionadas. Asimismo, las simulaciones en las que se emplean buses son mucho ms legibles.

    4.2 Concepto de bus

    La definicin ms simple pero suficiente para los propsitos de este tema que podra darse de un bus es la siguiente: Un bus es un conjunto de lneas de datos relacionadas entre s por alguna caracterstica comn. Al igual que en el sistema numrico decimal, que para representar nmeros superiores a 9 se usa la agrupacin de dgitos, en el sistema binario se agrupan dgitos para representar nmeros superiores al 1. En electrnica digital, la forma de agrupar dgitos es agrupar varias lneas, cada una con un contenido de un bit de informacin. No obstante, si se desea que la agrupacin se contemple como un todo en el diseo, se ha de representar como un bus y no como lneas independientes, ya que en este ltimo caso se perdera la visin de que las lneas estn relacionadas.

    Por ejemplo, si un circuito debe recibir un nmero en representacin BCD se le puede dotar de 4 lneas de entrada (las necesarias para representar un nmero

  • 50 UTILIZACIN DE BUSES EN LOS DISEOS

    BCD) o bien podra disponer de una nica entrada, siendo sta un bus de 4 lneas. Esta ltima opcin parece ms acertada (a priori y segn los requerimientos del diseo) ya que los 4 bits de informacin no representan nada por separado pero conjuntamente s que forman un carcter BCD.

    4.3 Caractersticas de los buses

    Como caracterstica principal de los buses en OrCAD hay que mencionar en primer lugar que un bus debe tener siempre nombre, ya que es la nica manera de referenciar las lneas que lo componen. El nombre de un bus tiene la forma nombre[ls:li]:

    nombre: Representa el nombre del bus, el cual debe seguir las normas que se dieron en el Tema 2 (recuadro de consejo) acerca de los nombres vlidos para los ports y seales en general.

    ls y li: Definen el tamao del bus en trminos de lmite superior (ls) y lmite inferior (li), donde ls > li. El bus tendr tantas lneas como resultado de la expresin ls li + 1. Por ejemplo, un bus definido con los lmites [3:0] consta de 4 lneas (lnea 0, lnea 1, lnea 2 y lnea 3), mientras que un bus definido con los lmites [8:1] consta de 8 lneas (lnea 1, lnea 2, ..., lnea 8).

    Al igual que los buses, las lneas que forman parte de un bus siempre deben tener nombre, pero el nombre de las lneas viene determinado por el nombre del bus y sus lmites de tal forma que si por ejemplo se ha definido un bus con el nombre BCD[3:0] las 4 lneas que componen el bus tienen los siguientes nombres: BCD3, BCD2, BCD1 y BCD0. Obsrvese que los nombres de las lneas de un bus siempre estn formados por el nombre del bus seguido de un nmero comprendido entre el lmite inferior y el lmite superior en el que se ha definido el bus.

    Un concepto muy importante en los buses es el ordenamiento de las lneas que lo componen. Es decir, si se ha definido un bus con el nombre BCD[3:0] sus lneas estn ordenadas de mayor a menor peso como BCD3, BCD2, BCD1 y BCD0. Si mediante estmulos se asigna el valor 3 (0011) al bus, cada lnea recibira el siguiente estmulo: BCD3=0, BCD2=0, BCD1=1 y BCD0=1. Debe asumirse siempre que si se definen los buses como se ha explicado anteriormente (ls > li), la lnea ms significativa del bus ser aquella que tenga un nmero ms alto, mientras que la menos significativa ser aquella con un nmero ms bajo. As pues, se recomienda seguir esta nomenclatura en la definicin de buses.

  • UTILIZACIN DE BUSES EN LOS DISEOS 51

    4.4 Los buses en los esquemticos

    La Figura 4.1 representa un diseo que incorpora dos buses, uno de entrada y uno de salida. Se trata simplemente de un sistema que invierte bit a bit un valor de 4 bits. En el diseo se pueden apreciar los siguientes elementos:

    Dos ports, uno de entrada y otro de salida. Cuatro inversores

    Dos buses. Los buses se colocan con el botn , siguiendo el mismo procedimiento que para la colocacin de hilos.

    Ocho entradas de bus, cuatro para el bus de entrada y cuatro para el de salida. Las entradas de bus son los elementos que permiten conectar un hilo a una lnea del bus. La conexin de un hilo a una lnea del bus no puede realizarse directamente como si se tratase de la interconexin de dos hilos, sino que debe hacerse a travs de estos elementos. El botn de la barra de botones que selecciona las entradas de bus para su colocacin

    es . Pueden rotarse antes de su colocacin, como muchos otros componentes, pulsado el botn derecho del ratn y seleccionando Rotate.

    Ocho hilos que conectan las 4 entradas y las 4 salidas de los inversores con las lneas de bus correspondientes a travs de las entradas de bus descritas en el punto anterior.

    Ocho nombres de hilo. Cada hilo que est conectado a una lnea del bus debe etiquetarse con el nombre de la lnea del bus a la que se conecta, tal y como se vio en el Apartado 4.3. Para asignar un nombre a un hilo debe

    usarse el botn . El nombre se colocar encima del hilo (si est en horizontal) o a la derecha (si est en vertical). Una vez que un hilo ha sido nombrado, haciendo doble clic sobre l se obtendr el nombre asignado.

    Respecto a este ltimo punto, obsrvese que el bus de entrada recibi el nombre NUM_ENTRADA[3:0] y por lo tanto los hilos que se conectan a l reciben el nombre NUM_ENTRADA3, NUM_ENTRADA2, NUM_ENTRADA1 y NUM_ENTRADA0. Igualmente ocurre con el bus de salida. Un bus, al igual que un hilo, puede tomar nombre porque se le coloque expresamente, a travs del botn

    o por estar conectado a un port de entrada o salida. En este ltimo caso toma el nombre asignado al port.

  • 52 UTILIZACIN DE BUSES EN LOS DISEOS

    Figura 4.1. Diseo de un inversor de nmeros de 4 bits con buses

    Importante El tema de los nombres asignados a los hilos que se conectan a

    un bus es de vital importancia. De hecho, aunque un hilo est conectado a un bus correctamente a travs de una entrada de bus, si el hilo no tiene nombre asignado o bien el nombre no pertenece a ninguna de las lneas definidas por el nombre del bus, se considerar que el hilo no est conectado.

    Igualmente, un hilo que, an no estando fsicamente unido a un bus a travs de una entrada de bus, tenga asignado un nombre correspondiente a una lnea definida dentro del mismo, se considerar que est conectado a tal bus. Esto mismo es aplicable a dos hilos no conectados en un esquemtico pero a los que se les ha dado el mismo nombre. Elctricamente son la misma lnea. Es lo que se llama conectividad por nombre y ahorra mucho cableado en diseos complejos. La Figura 4.2 presenta un ejemplo de un diseo realizado usando conectividad por nombre.

    Importante

    Un hilo o bus no pueden tener ms de un nombre. Si se le asigna ms de un nombre o se conecta a ms de un port ser fuente de innumerables problemas.

  • UTILIZACIN DE BUSES EN LOS DISEOS 53

    Figura 4.2. Diseo que realiza la misma funcin que el representado en la Figura 4.1 pero utilizando conectividad por nombre

    4.5 Los buses en la simulacin

    La simulacin de diseos con buses no presenta ninguna complicacin, ya que stos se tratarn como si fueran un solo hilo. A la hora de estimular un bus, todas las lneas que lo componen pueden ser estimuladas a la vez. Al visualizarlo en la ventana de trazas, su valor puede observarse en binario, octal, hexadecimal o decimal (con signo o sin signo).

    4.5.1 Estimulacin de buses

    La Figura 4.3 muestra la ventana de seleccin de seales del editor de estmulos. A la hora de estimular un bus dicha ventana permite seleccionar tanto el bus completo (NUM_ENTRADA) como cada una de sus lneas independientemente (NUM_ENTRADA[0], NUM_ENTRADA[1], NUM_ENTRADA[2] y NUM_ENTRADA[3]). Si lo que se pretende es estimular todo el bus ha de seleccionarse el bus completo (NUM_ENTRADA) y no cada lnea.

  • 54 UTILIZACIN DE BUSES EN LOS DISEOS

    Figura 4.3. Ventana de seleccin de seales del editor de estmulos

    La Figura 4.4 muestra los estmulos asignados al bus NUM_ENTRADA. Los estmulos aplicados a un bus slo se diferencian de los que se aplican a una lnea de un bit en que no estn restringidos a los valores 0 y 1, sino que, al tratarse de una agrupacin de lneas, el rango de valores es ms amplio. Por ejemplo, si se trata de un bus de 4 lneas se podrn asignar valores al bus comprendidos entre 0 y 15 (24 = 16), mientras que si el bus tiene 8 lneas los valores asignables estarn en el rango entre 0 y 255 (28 = 256). Estos valores se pueden representar tanto en binario, octal, decimal o hexadecimal, indicndolo en la lista desplegable que hay a la derecha de la casilla Set to. La Figura 4.4 ilustra los 8 estmulos asignados al bus de entrada. Los 4 primeros se han introducido en binario, mientras que los 4 ltimos se han introducido en decimal. Sin embargo, y aunque no lo parezca, los 4 ltimos estmulos introducen en el bus la misma informacin que los 4 primeros. Esto puede comprobarse fcilmente ya que 0 = 0000, 3 = 0011, 12 = 1100 y 15 = 1111. As pues, a la hora de estimular un bus puede escogerse la representacin que ms interese.

    4.5.2 Los buses en la ventana de trazas

    A la hora de incorporar un bus a la ventana de trazas, al igual que ocurra con los estmulos, debe incorporarse el bus completo, y no cada una de las seales independientemente. La Figura 4.5 muestra el dilogo para la creacin de la ventana de trazas. Se han seleccionado para mostrar los buses NUM_ENTRADA y NUM_SALIDA. La lista desplegable Radix permite seleccionar de qu forma se va a visualizar cada bus en la simulacin, pudindose escoger entre binario, octal, hexadecimal o decimal (con signo o sin signo). Evidentemente, se deber

  • UTILIZACIN DE BUSES EN LOS DISEOS 55

    seleccionar la forma de representacin que ms convenga, aunque siempre se puede cambiar tan slo editando la ventana de trazas y seleccionando la nueva forma de representacin para un bus en concreto.

    Figura 4.4. Ventana del editor de estmulos durante la estimulacin del bus de entrada NUM_ENTRADA

    4.5.3 Simulacin de un diseo con buses

    La simulacin de un diseo con buses se realiza de la misma forma que cualquier otro diseo. Para el diseo de la Figura 4.1 y segn los estmulos definidos en la Figura 4.4, la simulacin que se obtendra est representada en la Figura 4.6.

    Se ha escogido la representacin en binario para los buses ya que es la ms adecuada para comprobar la inversin bit a bit de un valor. Puede comprobarse que el sistema funciona como se espera ya que para cada combinacin de entrada se obtiene a la salida el valor de entrada con los bits invertidos.

    Puede asimismo comprobarse lo manifestado al final del Apartado 4.5.1, respecto a que el bus no tiene por qu ser estimulado necesariamente en binario. Los estmulos aplicados a partir de los 400 ns se codificaron en decimal (vase Figura

  • 56 UTILIZACIN DE BUSES EN LOS DISEOS

    4.4) y sin embargo el bus adopta el valor correspondiente. Por ejemplo, el estmulo aplicado en el instante de tiempo 600 ns que corresponda al valor decimal 12 es en realidad la combinacin binaria 1100, tal y como se muestra en la simulacin.

    Figura 4.5. Editor de la ventana de trazas durante la creacin de la misma para el diseo de la Figura 4.1

    Figura 4.6. Simulacin correspondiente al diseo de la Figura 4.1

    Si se desea observar el valor de cada una de las lneas de un bus en la simulacin no es necesario aadirlas a la ventana de trazas independientemente. Una vez que un bus ha sido incorporado a la ventana de trazas, haciendo doble clic sobre el bus ste despliega sobre la misma ventana de trazas todas las seales que lo componen. La Figura 4.7 ilustra esta caracterstica del simulador de OrCAD.

  • UTILIZACIN DE BUSES EN LOS DISEOS 57

    Figura 4.7. Simulacin correspondiente al diseo de la Figura 4.1 con los buses desplegados

  • Tema 5 Diseos Jerrquicos

    5.1 Introduccin

    Este tema aborda el concepto de diseo jerrquico. La organizacin del diseo de un sistema digital como jerrquico resulta en una mayor claridad a la hora de identificar la funcionalidad de cada mdulo dentro del sistema. Es muy apropiado para diseos medianamente complejos o en los que el diseo de por s tiene una organizacin jerrquica muy clara. Se ilustra adems en este tema el concepto de tomas de alimentacin y tierra, tan necesarias para cualquier sistema digital.

    5.2 Concepto de diseo jerrquico

    Supngase que se desea disear un sumador completo de nmeros de 4 bits a partir de sumadores completos de 1 bit. Es evidente que en el diseo existirn 4 bloques con el mismo diseo, que correspondern a los 4 sumadores completos de 1 bit. Afortunadamente OrCAD dispone de mecanismos para evitar que el diseador tenga que colocar cuatro veces los componentes correspondientes a cada uno de los sumadores completos de 1 bit. Este mecanismo se denomina diseo jerrquico. Utilizando un diseo jerrquico bastar con introducir una nica vez los componentes correspondientes a un sumador completo de 1 bit y posteriormente hacer referencia a este bloque 4 veces, tantos como sumadores completos de 1 bit hay en el diseo.

  • 60 DISEOS JERRQUICOS

    Los diseos jerrquicos no estn limitados a un nivel. De hecho, un sumador completo de 1 bit puede disearse asimismo jerrquicamente utilizando dos semisumadores de 1 bit. Evidentemente, el semisumador de un bit tiene que definirse previamente como bloque jerrquico antes de usarse.

    5.3 Creacin de un diseo jerrquico

    Como ejemplo para ilustrar el concepto de diseos jerrquicos se disear el sistema comentado en el apartado anterior, consistente en un sumador completo de nmeros de 4 bits a partir de sumadores completos de 1 bit. Cada sumador completo de 1 bit se disear empleando dos semisumadores. Por lo tanto habr tres niveles en la jerarqua:

    1. Nivel de esquemtico raz: Corresponde al nivel ms alto de la jerarqua. Es donde se colocar la descripcin del sistema completo utilizando bloques jerrquicos cada uno de los cuales hace referencia a un sumador completo de 1 bit.

    2. Nivel de sumador completo de 1 bit: En este nivel se introducir el diseo de un sumador completo de un bit, el cual utilizar dos semisumadores como bloques jerrquicos.

    3. Nivel de semisumador: Es el nivel ms bajo de la jerarqua para este diseo. En l se introducir el esquemtico del semisumador.

    Se comenzar el diseo de abajo hacia arriba, diseando en primer lugar el semisumador y posteriormente el sumador completo de 1 bit empleando para su elaboracin el semisumador creado previamente. Finalmente, se disear el esquemtico del sumador completo de 4 bits.

    Se asume que el lector dispone de los conocimientos tericos necesarios sobre sumadores, por lo que se mostrarn los esquemticos ya diseados pero no se realizar un anlisis de cmo se ha obtenido el diseo de cada esquemtico. Esto ltimo forma parte de la teora bsica del diseo de sistemas digitales.

    5.3.1 Diseo del semisumador

    Un concepto muy importante y que debe quedar muy claro es que para realizar un diseo jerrquico, cada nivel de la jerarqua debe tener su propio esquemtico, distinto a los dems. Hasta ahora, los diseos que se han presentado constaban de un nico esquemtico. Sin embargo, los diseos jerrquicos mostrarn que un diseo no est limitado a un nico esquemtico.

  • DISEOS JERRQUICOS 61

    Cuando se crea un nuevo diseo, ste incorpora un esquemtico cuyo nombre por defecto es SCHEMATIC1. El icono que representa este esquemtico en la ventana de proyecto ( ) consiste en una carpeta con una barra invertida en su interior. La barra invertida indica que el esquemtico en cuestin es el esquemtico raz del diseo. As pues, el nivel raz del diseo jerrquico deber colocarse en SCHEMATIC1. Todos los dems niveles de la jerarqua debern tener su propio esquemtico, distinto a ste.

    Por lo tanto, para introducir el diseo del semisumador lo primero que se ha de hacer es crear un nuevo esquemtico. Para ello, colquese el ratn sobre el nombre del fichero de diseo en la ventana de proyecto y plsese el botn derecho del ratn. Se desplegar un men en el que habr que seleccionarse la primera opcin, New Schematic. La Figura 5.1 muestra el proceso hasta este punto.

    Figura 5.1. Creacin de un nuevo esquemtico

    Aparecer entonces un pequeo dilogo solicitando el nombre que se va a asignar al nuevo esquemtico. En este caso y ya que est destinado a albergar el diseo de un semisumador, el nombre que se le asignar ser precisamente SEMISUMADOR. Esto crear un nuevo esquemtico en la ventana de proyecto que se situar justo debajo de SCHEMATIC1.

    Para comenzar a introducir el diseo del semisumador an falta un paso y es que un esquemtico debe tener pginas. Puede comprobarse en la ventana de proyecto que SCHEMATIC1 tiene una pgina (PAGE1), pero el recin creado SEMISUMADOR no tiene pgina alguna. As pues, es necesario crear una pgina para el esquemtico SEMISUMADOR. El proceso es muy similar al descrito en la Figura 5.1. Se coloca el ratn sobre SEMISUMADOR en la ventana de proyecto y pulsando el botn derecho se selecciona New Page del men que se despliega. Este proceso queda ilustrado en la Figura 5.2.

  • 62 DISEOS JERRQUICOS

    Figura 5.2. Creacin de una nueva pgina para un esquemtico

    Seguidamente se acepta el nombre por defecto que sugiere el sistema para la nueva pgina que se va a crear (PAGE1). Llegados a este punto, ya se puede editar la pgina del esquemtico e introducir el diseo correspondiente al semisumador. La Figura 5.3 muestra el diseo del semisumador tal y como debe quedar. Consta de dos entradas (A y B) y proporciona dos salidas: S que es la suma de A y B, y C que es el acarreo generado por la suma de A y B.

    Figura 5.3. Esquemtico del semisumador

    5.3.2 Diseo del sumador completo de 1 bit

    Para disear el sumador completo de un bit ser necesario, al igual que para el semisumador, crear un nuevo esquemtico donde almacenarlo. El proceso es el descrito en el apartado anterior. El nuevo esquemtico recibir el nombre de SUMADOR1BIT y su diseo se muestra en la Figura 5.4. Consta de tres entradas: A como primer sumando, B como segundo sumando, y CI como acarreo de entrada. Produce dos salidas: S como suma de todas las entradas, y CO como acarreo de la suma.

  • DISEOS JERRQUICOS 63

    Figura 5.4. Esquemtico del sumador completo de 1 bit

    El esquemtico de la Figura 5.4 muestra elementos de sobra conocidos (ports, hilos y puertas lgicas) y un par de elementos de nueva aparicin: los bloques jerrquicos. El diseo de un sumador completo de 1 bit utiliza dos semisumadores. Teniendo en cuenta que el diseo de un semisumador ha sido plasmado anteriormente en otro esquemtico, lo lgico es hacer referencia de alguna forma a dicho esquemtico desde el del sumador completo de 1 bit para poder usarlo y no tener que colocar de nuevo todos los componentes correspondientes a un semisumador. La manera de hacer referencia desde un esquemtico a otro es a travs de bloques jerrquicos. En la Figura 5.4 pueden apreciarse dos bloques jerrquicos (SS0 y SS1). Ambos hacen referencia al mismo esquemtico subyacente, el del semisumador.

    Para colocar un bloque jerrquico se emplear el botn de la barra de botones

    . Al pulsarlo aparecer el dilogo mostrado en la Figura 5.5 que permite configurar los parmetros necesarios para colocar un bloque jerrquico. Solamente son necesarios tres parmetros para la colocacin de un bloque jerrquico:

    1. Name: Se trata de la referencia que se va a dar al bloque jerrquico para distinguirlo de los dems. Cada referencia tiene que ser distinta de las dems en todo el diseo.

    2. Implementation Type: En la lista desplegable se debe seleccionar Schematic View ya que el diseo al que hace referencia el bloque jerrquico que se pretende colocar ha sido introducido como esquemtico (hay otras formas de describir un diseo que no son mediante esquemtico pero quedan fuera de los objetivos de este manual).

  • 64 DISEOS JERRQUICOS

    3. Implementation Name: Se colocar en esta casilla el nombre del esquemtico al que se pretende hacer referencia con la colocacin del bloque jerrquico.

    Figura 5.5. Dilogo para la colocacin de un bloque jerrquico

    Una vez completado el dilogo se pulsar el botn OK. Acto seguido se dibujar un rectngulo en el esquemtico con el ratn pinchando en un punto del mismo y arrastrando el cursor del ratn. Al soltarlo se crear el bloque jerrquico deseado. Si ste no tiene el tamao deseado puede redimensionarse fcilmente. Los pins del bloque jerrquico pueden tambin cambiarse de posicin.

    El bloque jerrquico recin creado incorpora un pin por cada port existente en el esquemtico al que referencia. Si posteriormente a la creacin del bloque jerrquico se decide revisar el diseo del esquemtico que le sirve de base, cambiando los ports, bien sea aadiendo o eliminando alguno, o simplemente cambiando su nombre, habr una discordancia entre el esquemtico y el bloque jerrquico que lo referencia. En tal caso, habr que editar manualmente los pins del bloque jerrquico para que stos vuelvan a estar en concordancia con el esquemtico.

    Eliminar un pin jerrquico es muy sencillo. Basta con seleccionarlo con el ratn y pulsar la tecla Del/Supr. Si lo que se desea es cambiar su nombre habr que hacer doble clic con el ratn sobre el pin y editar el nombre. Finalmente, para aadir un nuevo pin jerrquico basta con seleccionar el bloque jerrquico al que se va a

    incorporar y pulsar el botn de la barra de botones de los esquemticos.

  • DISEOS JERRQUICOS 65

    Aparecer entonces la ventana de la Figura 5.6 en la que habr que especificar el nombre del nuevo pin, si es de entrada, salida u otro tipo y si se trata de un nico hilo (Scalar) o de un bus.

    Figura 5.6. Colocacin de un pin jerrquico

    5.3.3 Diseo del sumador completo de 4 bits

    Una vez que se ha finalizado el diseo del sumador completo de 1 bit se puede realizar el del sumador completo de 4 bits, ya que ste necesitar 4 sumadores completos de 1 bit, los cuales sern colocados como bloques jerrquicos segn el procedimiento que se acaba de mostrar. Al tratarse del esquemtico raz del diseo se colocar en el esquemtico SCHEMATIC1 segn se vio anteriormente. El diseo del sumador completo de 4 bits queda reflejado en la Figura 5.7. Puede observarse en dicha figura que se han utilizado cuatro bloques jerrquicos que referencian a sumadores completos de 1 bit. Cada bloque tiene una referencia nica que lo distingue de los dems (SC0, SC1, SC2 y SC3). Puede verse fcilmente que la estructura del sumador refleja la de un sumador con propagacin del acarreo en serie.

    5.4 Smbolos de alimentacin y tierra

    Aparece en el esquemtico de la Figura 5.7 un elemento nuevo, la toma de tierra, que alimenta a la entrada de acarreo (CI) del bloque jerrquico SC0. En OrCAD pueden colocarse tanto tomas de tierra como de alimentacin. Se utilizan para introducir a los diseos valores fijos a 0 (tierra) o a 1 (alimentacin).

    Para colocar un smbolo de tierra se emplea el botn de la barra de botones. Aparecer entonces el dilogo mostrado en la Figura 5.8 en el que se podr escoger el smbolo de tierra que se desea colocar. Se recomienda utilizar el smbolo GND POWER por ser uno de los ms comunes.

  • 66 DISEOS JERRQUICOS

    Figura 5.7. Esquemtico del sumador completo de 4 bits

    Figura 5.8. Colocacin de smbolos de tierra

  • DISEOS JERRQUICOS 67

    De manera similar, para colocar un smbolo de alimentacin se emplea el

    botn , lo cual provocar la apertura del dilogo mostrado en la Figura 5.9 en el que se deber escoger el smbolo de alimentacin que se desea colocar. Se recomienda utilizar el smbolo VCC_BAR por ser uno de los ms comnmente utilizados.

    Figura 5.9. Colocacin de smbolos de alimentacin

    Obsrvese que ambos dilogos permiten colocar los dos tipos de tomas, tanto de alimentacin como de tierra. As pues, es en principio indiferente qu dilogo se emplee para colocar un smbolo de alimentacin o de tierra.

    Importante El hecho de colocar un smbolo de alimentacin o tierra en un

    esquemtico no implica de por s la existencia de un valor 1 0 en esa lnea. Para conseguir el valor en la lnea sta se debe estimular mediante el editor de estmulos que se describi en el Apartado 3.3.

    As pues, a las seales de alimentacin y tierra deben recibir los siguientes estmulos:

    GND POWER: Set to 0 at time 0. VCC_BAR: Set to 1 at time 0.

    A la hora de realizar la comprobacin de las reglas elctricas (vase Apartado 2.6) en diseos que incorporan seales de alimentacin y/o tierra se in